「memory blocks」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In a memory array 1, a leading address 0 for storing an important data is allocated overlapping with blocks BLK0, BLK8, BLK17.例文帳に追加

メモリセルアレイ１は、重要なデータを格納するための先頭アドレス０がブロックＢＬＫ０，ＢＬＫ８，ＢＬＫ１７に重複して割り付けられている。 - 特許庁

To properly detect the amount of remaining substitutive blocks in a flash memory that is a recording medium, in accordance with characteristics of a recording apparatus.例文帳に追加

記録媒体であるフラッシュメモリの代替ブロックの残量を、記録装置の特性に応じて適切に検知する。 - 特許庁

The projector reads lines of an image before correction in the unit of blocks from a DRAM in an oblique direction and stores the result to a cache memory.例文帳に追加

プロジェクタは、補正前の画像のラインをＤＲＡＭから斜め方向にブロック単位で読み込み、キャッシュメモリに格納する。 - 特許庁

Because the kernel has a limited run-time stack, it is not feasible to allocate even moderate-sized blocks of memory on it. 例文帳に追加

カーネルのランタイムスタックには上限があるため、小さめのメモリブロックだとしてもスタックにメモリを割り当てることはできません。 - FreeBSD

This will allow the most recently written version of data that may exist on multiple memory blocks to be identified.例文帳に追加

これにより、複数のメモリブロック上に存在するであろうデータの最新書き込みバージョンを識別することができる。 - 特許庁

According to the above row selection construction, all mats or a part of memory blocks be selected simultaneously.例文帳に追加

このような行選択構造によると、複数のメットの全て又は一部のメモリブロックを同時に選択することができる。 - 特許庁

A memory cell region is constituted of blocks Block 0-3, a row decoder 23 selects a word line in each block.例文帳に追加

メモリセル領域は、複数のブロックＢｌｏｃｋ０〜３で構成され、ロウデコーダ２３は各ブロック内のワード線を選択する。 - 特許庁

To start decoding in a delay time less than that equivalent to two blocks at maximum regardless of less capacitor of a memory.例文帳に追加

従来より少ないメモリー容量で、最大でも２ブロック分に満たない遅延時間で復元を開始できるようにする。 - 特許庁

The whole pixel array part 1 is divided into pixel blocks consisting of plural pixels, and one-bit memory rewrite is performed in block units.例文帳に追加

画素アレイ部１全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で１ビットメモリの書き換えを行う。 - 特許庁

A magnetism memory module (800) comprising MRAM (200, 802, 910) having the logic data blocks (202, 804, 912) and a computer system (900) are also disclosed.例文帳に追加

本発明の実施形態による論理データブロック(202,804,912)を有するMRAM(200,802,910)を含む磁気メモリモジュール(800)とコンピュータシステム(900)も開示される。 - 特許庁

The same address spaces are allotted to a plurality of memory blocks to write the same data, and are operated independently.例文帳に追加

複数のメモリブロックは、同じデータを書き込むために互いに同じアドレス空間が割り当てられており、独立に動作する。 - 特許庁

Number of blocks to be written in the frame memory is decreased and the total time required for address switching in a line direction is reduced.例文帳に追加

フレームメモリに書き込むブロック数を少なくでき、ライン方向のアドレス切り換えに要する総時間を少なくできる。 - 特許庁

An input process of the second address is repeated until the second addresses of the memory blocks to be selected are all received and latched.例文帳に追加

第２アドレスの入力過程は選択されるメモリブロックの第２アドレスが全部入力されるまで繰り返される。 - 特許庁

A memory cell comprises a ferroelectric gate type dual-gate thin-film transistor, wherein a thin transistor is provided on both surfaces of a ferroelectric thin film 1, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

強誘電体薄膜１の両面に薄膜トランジスタを設けた強誘電体ゲート型デュアルゲート薄膜トランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

In one embodiment of this invention, the nonvolatile semiconductor storage device includes a plurality of memory blocks connecting a plurality of memory cells thereto, and is equipped with the memory cell array for storing the test data in a predetermined memory block and an operation testing section for executing the operation test of the memory cell array by using the test data.例文帳に追加

本発明の一実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルを接続したメモリブロックを複数含み、所定のメモリブロック内にテストデータを記憶するメモリセルアレイと、前記テストデータを用いて前記メモリセルアレイの動作テストを実行する動作テスト部と、を備える。 - 特許庁

To enable the signal processor which has a memory and a plurality of blocks accessing the memory in an LSI to easily analyze the cause of a fault in the occurrence of the fault.例文帳に追加

ＬＳＩ内部にメモリとそのメモリをアクセスする複数のブロックを保有する信号処理装置において、障害発生時に原因解析が容易にできることを目的とする。 - 特許庁

To provide an NAND flash memory capable of executing some control in parallel, such as reading or writing, for two different blocks of a single memory array.例文帳に追加

１つのメモリセルアレイの２つの異なるブロックに対して並行して読み出しや書き込み等の制御動作をすることが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

To provide a memory unit, in which a plurality of blocks can be changed over simultaneously and a memory map with superior usage efficiency can be constituted, according to the process contents of a program.例文帳に追加

複数のブロックを同時に切り替えることができ、プログラムの処理内容に応じた利用効率の良いメモリマップの構成が可能なメモリ装置を提供する。 - 特許庁

According to one DMA command issued by the processor 102 to the DMAC, a plurality of data blocks are transferred between the shared memory 106 and the local memory 104.例文帳に追加

プロセッサ１０２からＤＭＡＣに発行された１つのＤＭＡコマンドに応じて、共有メモリ１０６とローカルメモリ１０４間において複数のデータブロックを転送する。 - 特許庁

An electronic memory 2 is provided with blocks M1-MN respectively related to protection sequences P1-PN and determination units D1-DN for controlling access to a memory block.例文帳に追加

電子メモリ（２）は、メモリ・ブロックへのアクセスを制御する保護シーケンス（Ｐ１からＰＮ）と決定ユニット（Ｄ１からＤＮ）とにそれぞれ関連づけられたブロック（Ｍ１からＭＮ）を含む。 - 特許庁

In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

In a memory cell array 1, a plurality of cores are arranged, wherein a memory cell range used as a unit for data erasure is made one block, and a set of one or a plurality of blocks is made one core.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

At the time of initialization, the detail of a user program is set by adjusting it to the sizes of a common memory and individual memory blocks (505).例文帳に追加

本発明に係る方法、システム及び装置は、調整プロトコルを用いることによりプログラム内で実行中の制御スレッドに対する共有メモリ分散を調整するものである。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array with a plurality of blocks each being the erasing unit; a ready/busy control circuit that outputs a busy signal when an internal operation is being done to the blocks; and a control unit that registers the blocks as defective blocks when the ready/busy control circuit outputs the busy signal in receiving an input of a bad block command.例文帳に追加

不揮発性半導体記憶装置は、消去単位であるブロックを複数有するメモリセルアレイと、ブロックに対する内部動作の実行期間中は、ビジー信号を出力するレディ／ビジー制御回路と、バッドブロックコマンドの入力を受けた時に、レディ／ビジー制御回路がビジー信号を出力している場合は、ブロックを不良ブロックとして登録する制御部と、を具備する。 - 特許庁

This file system stores some of pieces of state information on erasure blocks for each of the erasure blocks and stores some of pieces of state information on sectors in a file system memory part 3 and a flash memory part 5, sector by sector.例文帳に追加

各消去ブロック毎に、消去ブロックについての複数の状態情報のいずれかを格納すると共に、該各セクタ毎に、セクタについての複数の状態情報のいずれかをファイルシステムメモリ部３及びフラッシュメモリ部５に格納している。 - 特許庁

A memory area (222) for parameter blocks, which are used to change register configuration, is formed on a non-volatile semiconductor memory (22) to perform configuration processing for the register on the basis of the parameter blocks in reset exception processing of a microprocessor (24).例文帳に追加

不揮発性半導体メモリ（２２）に、レジスタの設定の変更を可能とするパラメータブロックの記憶エリア（２２２）を形成し、マイクロプロセッサ（２４）のリセット例外処理において上記パラメータブロックに基づいて上記レジスタの設定処理が行われるようにする。 - 特許庁

The semiconductor memories optimally operates according to the specification of the system and power consumption can be reduced, by operating only memory blocks requiring high reliability in the twin cell mode, and selectively inhibiting the refresh operation of memory blocks.例文帳に追加

高い信頼性を必要とするメモリブロックのみツインセルモードで動作させ、かつ、メモリブロックのリフレッシュ動作を選択的に禁止することにより、半導体メモリをシステムの仕様に応じて最適に動作させることができ、消費電力を削減できる。 - 特許庁

Also, the semiconductor storage device 1 has a conversion means for converting an address to be accessed so as to perform memory-access to the memory cell blocks 2 prepared on the top section 6 when the memory access to the deficiency part 4 is requested, and for virtually equalizing the number of memory cell blocks of the deficiency part 4 to be connected to the same plate line.例文帳に追加

また、半導体記憶装置１は、欠損部４に対するメモリアクセス要求があった場合、頂部６に設けられたメモリセルブロック２に対してメモリアクセスを行うようにアクセス先のアドレスを変換し、欠損部４の、同一のプレート線に接続されるメモリセルブロックの個数を仮想的に等しくする変換手段を有している。 - 特許庁

A memory structure comprises a plurality of banks (each bank comprises a plurality of blocks), a plurality of timing critical address lines (the number of critical address lines is equal to the number of banks) connected to all of the blocks in respective ones of the blocks, and a plurality of dedicated address lines connected to respective ones of the blocks.例文帳に追加

複数のバンク（バンクのそれぞれに、複数のブロックが含まれる）、バンクのそれぞれ１つのブロックのすべてに接続された複数のタイミング・クリティカルなアドレス線（クリティカルなアドレス線の数はバンクの数に等しい）、およびブロックのそれぞれ１つに接続された複数の専用アドレス線を含むメモリ構造。 - 特許庁

Also, a column address pointer 2 for outputting a column selection signal corresponding to the plurality of memory circuits 51 included in one memory block similarly outputs a column selection signal Qcj to the respective memory blocks 31 to 3y.例文帳に追加

また、同様に１つのメモリブロックに含まれる複数のメモリ回路５１に対応する列選択信号を出力する列アドレスポインタ２から各メモリブロック３１〜３ｙへ列選択信号Ｑｃｊを出力する。 - 特許庁

The number of defective memory blocks 2 is counted by a counter 4 based on the detection result of a block failure detection part 3, and when the number exceeds a preliminarily set comparison value, it is decided that the memory block is defective by a memory failure determination part 5.例文帳に追加

ブロック故障検出部３の検出結果に基づいて、カウンタ４で故障したメモリブロック２の数をカウントし、その数が予め設定した比較値を超えた場合にメモリ故障判定部５で故障と判定する。 - 特許庁

The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加

不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルＭＣを備えたＮＡＮＤセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁

Data of other blocks are transferred to the buffer memory 4 and when the amount of the data in the buffer memory 4 reaches a prescribed amount, the data are transferred in the transfer order from the buffer memory 4 to the image output device 3.例文帳に追加

そして、他のブロックのデータをバッファメモリ４に転送し、バッファメモリ４のデータ量が規定量に達したときに、バッファメモリ４から転送順序にしたがってデータを画像出力装置３に転送する。 - 特許庁

To perform correct testing irrespective of presence of replacement even when a plurality of memory blocks are simultaneously accessed during parallel testing.例文帳に追加

パラレルテストにおいて複数のメモリブロックに同時にアクセスする場合であっても、置換の有無に関わらず正しくテストを行う。 - 特許庁

To provide a method and device for managing the allocation of memory blocks, data transmission network system, computer-readable medium, and computer program.例文帳に追加

メモリブロックの割り当てを管理する方法及びデバイス、データ伝送ネットワークシステム、コンピュータ可読媒体、並びにコンピュータプログラムの提供。 - 特許庁

The plurality of blocks of a non-volatile memory are assigned to a management region, a program region, and an alternative region and an interference region.例文帳に追加

不揮発性メモリの複数のブロックを、管理領域とプログラム領域と代替領域と、干渉領域とに割り当てる。 - 特許庁

The memory circuits 109 are provided corresponding to the blocks and store data of the first logical levels or the second logical levels.例文帳に追加

記憶回路１０９は、前記各ブロックに対応して設けられ第１の論理レベル又は第２の論理レベルのデータを記憶する。 - 特許庁

Image data outputted from an imaging device 8 are divided into image blocks each comprising N pixels × N pixels, which are stored in a frame memory 3.例文帳に追加

撮像素子８から出力される画像データをＮ画素×Ｎ画素の画像ブロックに分割してフレームメモリ３に記憶する。 - 特許庁

During erasing operation, at least one of a plurality of block selecting parts selects at least one of a plurality of memory cell blocks.例文帳に追加

消去動作時に、複数のブロック選択部の少なくとも一つが複数のメモリセルブロックの少なくとも一つを選択する。 - 特許庁

To provide a memory device capable of securely preventing stiction of blocks of plate-shaped components and to provide the plate-shaped component.例文帳に追加

板状部品のブロック同士の吸着を確実に防止することができる記憶装置および板状部品を提供する。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block A, a block B, a block C, and a block D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ、ブロックＢ、ブロックＣ、ブロックＤに分割されている。 - 特許庁

The column control circuit C and the row control circuit R are set on the semiconductor substrate 1 directly below the memory blocks 2.例文帳に追加

カラム系制御回路Ｃ及びロウ系制御回路Ｒはメモリブロック２直下の半導体基板１上に設けられている。 - 特許庁

METHOD AND DEVICE FOR MANAGING ALLOCATION OF MEMORY BLOCKS, DATA TRANSMISSION NETWORK SYSTEM, COMPUTER-READABLE MEDIUM, AND COMPUTER PROGRAM PRODUCT例文帳に追加

メモリブロックの割り当てを管理する方法及びデバイス、データ伝送ネットワークシステム、コンピュータ可読媒体、並びにコンピュータプログラム製品 - 特許庁

An access controller performs access operation and refresh operation of memory blocks in response to an access request and a refresh request.例文帳に追加

アクセス制御部は、アクセス要求およびリフレッシュ要求に応答して、メモリブロックのアクセス動作およびリフレッシュ動作を実行する。 - 特許庁

Color arrangement information correlating the color information as the judgement result with the macro blocks is stored in a color index memory 14.例文帳に追加

その判定結果である色情報とマクロブロックとを対応づけてなる色配列情報を色インデックスメモリ１４に格納する。 - 特許庁