「memory blocks」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The semiconductor storage device has a plurality of memory blocks 2 laminated on a semiconductor substrate.例文帳に追加

半導体記憶装置は、半導体基板上に積層された複数のメモリブロック２を備える。 - 特許庁

The memory locations of the plurality of data blocks stored on the printer are recorded in a database.例文帳に追加

プリンタに記憶された複数のデータブロックのそれぞれの記憶場所は、データベースに記録される。 - 特許庁

Each memory block responds to the blocks of addresses starting selected start addresses 1031 and 1032.例文帳に追加

各メモリブロックは、選択された開始アドレス１０３１，１０３２で始まるアドレスのブロックに応答する。 - 特許庁

Data of which the kind and bit capacity are different respectively are stored in the first and the second memory cell blocks 21, 22, and the first and the second memory cell blocks 21, 22 each have different memory capacity in accordance with bit capacity of stored data.例文帳に追加

第１及び第２のメモリセルブロック２１，２２には、種別とビット容量とがそれぞれ異なるデータが記憶され、第１及び第２のメモリセルブロック２１，２２は、記憶されるデータのビット容量に応じてメモリ容量が異なっている。 - 特許庁

The memory circuit 20 is provided with a plurality of memory clocks identically structured with each other, a redundant memory block identically structured with the memory block, and a switching circuit which makes defective memory blocks into memory unavailable state and the redundant memory block available, in response to the switching signal.例文帳に追加

メモリ回路２０は、互いに同一構成の複数のメモリブロックと、該メモリブロックと同一構成の冗長メモリブロックと、該切換信号に応答して該複数のメモリブロックのうち欠陥のあるメモリブロックを不使用状態にし該冗長メモリブロックを使用状態にする切換回路とを備えている。 - 特許庁

Write data in 16-bit by two blocks are generated corresponding to the 8-bit luminance data Y by 2 blocks and the 8-bit color difference data Cb, Cr by 1 block (B, C) and fed sequentially to a frame memory from a buffer memory section in the unit of blocks.例文帳に追加

２ブロック分の８ビットの輝度データＹ、１ブロック分の８ビットの色差データＣｂ，Ｃｒに対応して、２ブロック分の１６ビットの書き込みデータを生成し（図３Ｂ，Ｃ）、バッファメモリ部よりフレームメモリにブロック単位で順次供給して書き込みをする。 - 特許庁

Storage blocks are allocated by discriminating storage blocks by using at least a piece of the data structure in the main memory, changing at least a piece of the data structure in the main memory and allocating allocation states to the blocks on the disk.例文帳に追加

主メモリ内の少なくとも１つのデータ構造を用いて、記憶ブロックを識別し、主メモリ内の少なくとも１つのデータ構造を変更して、ディスク上のブロックに対して、割当て状況を割当てることにより、記憶ブロックが割当てられる。 - 特許庁

A semiconductor memory comprises a plurality of memory blocks having a plurality of memory areas which hold, for each bit, a plurality of bits of write data and the parity data of the write data.例文帳に追加

半導体メモリは、複数ビットの書き込みデータおよび書き込みデータのパリティデータをビット毎に保持する複数のメモリ領域を有する複数のメモリブロックを有している。 - 特許庁

A row address pointer 1 corresponding to a plurality of memory circuits 51 included in one memory block outputs a row selection signal Qri to the respective memory blocks 31 to 3y.例文帳に追加

１つのメモリブロックに含まれる複数のメモリ回路５１に対応する行アドレスポインタ１から各メモリブロック３１〜３ｙへ行選択信号Ｑｒｉを出力する。 - 特許庁

To provide a method for managing a memory for preventing sudden reduction of reserved blocks so as to achieve safe operation of a flash memory device, and the flash memory device using the method.例文帳に追加

予備ブロックの急激な減少を防止して、フラッシュメモリデバイスの安全な運用を図るためのメモリの管理方法及び該方法を使用するフラッシュメモリデバイスの提供。 - 特許庁

Data are transferred among the memory blocks 1, 2, 3, and 4 so that at least one memory block becomes empty on the basis of reference information obtained from the nonvolatile memory 10.例文帳に追加

揮発性メモリ１０から得られる参照情報に基づいて、少なくとも１つのメモリブロックが空きメモリブロックとなるように、メモリブロック１，２，３，４間でデータを転送する。 - 特許庁

The memory block of the flash memory is divided to a plurality of data blocks by a flash memory division setting means, and read and write of data are controlled in the divided data block units.例文帳に追加

フラッシュメモリのメモリブロックをフラッシュメモリ分割設定手段により複数のデータブロックに分割し、分割されたデータブロック単位でデータの読み出し、書き込みを制御する。 - 特許庁

The existence of each defect of selected memory cell is outputted by detecting a current flowing in each of many memory blocks 110-114 by a memory address.例文帳に追加

メモリアドレスにより多数個のメモリブロック１１０〜１１４の各々で流れる電流を検出することにより、選択されたメモリセルの各々の欠陥の有無が出力される。 - 特許庁

A block of memory is repeatedly overwritten using a data pattern in each memory bank up to the number of hidden spare blocks in one embodiment.例文帳に追加

一つの実施例では、メモリのブロックが、隠された代替ブロックの数まで、各メモリバンク内のデータパターンを用いて繰り返し上書きされる。 - 特許庁

A flash memory rewriting device is provided with plural blocks having a CPU, a flash memory for the CPU, and SIO.例文帳に追加

フラッシュメモリ書き換え装置は、ＣＰＵと該ＣＰＵに対して設けられたフラッシュメモリおよびＳＩＯとを有してなるブロックを複数備えている。 - 特許庁

To provide a semiconductor storage device for driving a large number of memory blocks simultaneously by reducing leak current flowing through memory cell arrays.例文帳に追加

メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することのできる半導体記憶装置を提供する。 - 特許庁

The memory control means 4 reads the video signal from the frame memory 2 on the basis of the address information of the macro block in the unit of the macro blocks.例文帳に追加

メモリ制御手段４は、マクロブロックのアドレス情報に基づいてフレームメモリ２からマクロブロック単位に映像信号を読み出す。 - 特許庁

The semiconductor memory performs access operation to any of two or more memory blocks in response to an access request supplied externally.例文帳に追加

半導体メモリは、外部から供給されるアクセス要求に応答して、複数のメモリブロックのいずれかに対してアクセス動作を実行する。 - 特許庁

The memory controller transfers the plurality of pre-conversion pixel values stored in the main memory 30 to the cache blocks corresponding to pre-conversion coordinates, respectively.例文帳に追加

メモリコントローラは、メインメモリ３０に記憶された複数の変換前画素値をそれぞれ、変換前座標に応じたキャッシュブロックへ転送する。 - 特許庁

When detecting that a residual number of the unused spare memory blocks as the alternative destination reaches a first prescribed value in the main memory chip, formatting processing of a memory block inside the sub memory chip is started.例文帳に追加

そして、メインメモリチップで、代替先として未使用の予備メモリブロックの残り数が第１の所定値に達したことを検出したときに、サブメモリチップ内のメモリブロックのフォーマット処理を開始する。 - 特許庁

To provide a memory control device capable of writing a large amount of data into a NAND memory at high speed by making effective use of the function of writing into a plurality of blocks at the same time, and a memory card using the memory control device.例文帳に追加

複数ブロック同時書き込み機能を有効に利用して高速に大量のデータをＮＡＮＤ型メモリへ書き込むことができるメモリ制御装置およびそれを用いたメモリカードを提供する。 - 特許庁

Preferably, sizes of the blocks 60 are fixed and data extension of all the blocks 60 are executed by single work memory of the fixed size covering the maximum size of the blocks 60 after extension.例文帳に追加

なお、ブロック６０のサイズを固定とし、そのブロック６０の伸長後の最大サイズをカバーする固定サイズの１つのワークメモリによってすべてのブロック６０のデータ伸長を行うようにするのが好ましい。 - 特許庁

The selection gate control circuit 100 performs control for making selectively the memory blocks M and the sense amplifier blocks 10 a coupling state non-coupling state.例文帳に追加

選択ゲート制御回路１００は、メモリブロックＭとセンスアンプブロック１０とを選択的に結合状態／非結合状態にするための制御を行なう。 - 特許庁

To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.例文帳に追加

複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁

A memory cell comprises a dual gate transistor, where a ferroelectric is connected to one gate part, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

一方のゲート部分に強誘電体が接続されたデュアルゲートトランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

To provide a memory write-in device having plural memory blocks where the time from the start of erasing data for a memory block, in which a memory is erased per memory block unit, to the finish of write-in of data is shortened.例文帳に追加

複数のメモリブロックを有してメモリブロック単位でデータが消去されるメモリの書き込み先となるメモリブロックに対するデータ消去開始からデータ書き込み完了までの時間を短くするメモリの書き込み装置を提供する。 - 特許庁

A block selection signal for selecting one of local blocks and an intra-block memory cell selection signal for selecting in common one of memory cells in a local block between local blocks is inputted to an AND circuit.例文帳に追加

そして、ローカルブロックの一つを選択するブロック選択信号と、ローカルブロック間で共通してローカルブロック内のメモリセルの一つを選択するブロック内メモリセル選択信号とをＡＮＤ回路の入力とする。 - 特許庁

Data transfer lines (BTX0, BTX1) for transferring the data bidirectionally to these memory blocks in common and transfer switch gates (TX0-TX3) for transferring the data between the memory blocks are also equipped.例文帳に追加

さらに、これらのメモリブロックに共通に双方向でデータを転送するデータ転送線（ＢＴＸ０，ＢＴＸ１）と、メモリブロック間でデータ転送を行なうための転送スイッチゲート（ＴＸ０−ＴＸ３）を設ける。 - 特許庁

These memory blocks are divided into banks (BNKA, BNKB), the data write/read for each of the memory blocks is executed on the bank by bank basis, and parallel executions for the write/read and internal transfer for the write/read are performed.例文帳に追加

これらのメモリブロックをバンク（ＢＮＫＡ，ＢＮＫＢ）に分割し、メモリブロック個々にデータの書込／読出をバンク単位で行ない、書込／読出の並行実行および書込／読出と内部転送を行なう。 - 特許庁

The memory system comprises a nonvolatile semiconductor memory including first and second original blocks OBM1 and OBM2 consisting of n-pieces of writing unit areas and first and second sub-blocks SB1 and SB2 consisting of a plurality of writing unit areas.例文帳に追加

メモリシステムは、ｎ個の書き込み単位領域からなる第１、第２オリジナルブロック（OBM1, OBM2）、複数の書き込み単位領域からなる第１、第２サブブロック（SB1, SB2）を含む不揮発性半導体メモリを含む。 - 特許庁

A plurality of partial blocks of a flash memory 2 configure a CIS region for storing the CIS of the flash memory 2, and CIS is stored in each of the plurality of blocks in the CIS region.例文帳に追加

フラッシュメモリ２の複数の一部のブロックは、フラッシュメモリ２のＣＩＳを記憶するためのＣＩＳ領域を構成していて、ＣＩＳ領域内の複数のブロックにそれぞれＣＩＳを記憶している。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

A second CPU 103 sequentially reads the data written into the memory blocks, in a predetermined order specified by the memory block identifiers which are sequentially read from the transfer management table 205, and initializes the second memory 104 by sequentially writing the memory block identifiers specifying the respective memory blocks, from which data is read, into a memory management table 203.例文帳に追加

第２のＣＰＵ１０３は、転送管理テーブル２０５から順次読み出したメモリブロック識別子により特定される所定の順番に従って、メモリブロックに書き込まれたデータを順次読み出すとともに、データを読み出したメモリブロックを特定するメモリブロック識別子をメモリ管理テーブル２０３に順次書き込むことにより第２のメモリ１０４を初期化する。 - 特許庁

This device is provided with memory cell blocks 102a to 102n including memory cell groups, redundant memory cell groups 103a to 103n, and a redundant memory cell selection circuit for replacing a predetermined memory cell group by a predetermined redundant memory cell group based on address signals 104a to 104n by cutting predetermined fuses in fuse circuit blocks 101a to 101b.例文帳に追加

半導体装置は、メモリセルグループを各々含むメモリセルブロック（１０２ａ〜１０２ｎ）と、冗長メモリセルグループ（１０３ａ〜１０３ｎ）と、ヒューズ回路ブロック（１０１ａ〜１０１ｎ）内の所定のヒューズの切断により、アドレス信号（１０４ａ〜１０４ｎ）に基づき所定のメモリセルグループを所定の冗長メモリセルグループに置き換える冗長メモリセル選択回路とを備える。 - 特許庁

In the nonvolatile semiconductor memory having a plurality of memory blocks and electrically rewriting data collectively for each memory block, the respective use states of the plurality of the memory blocks are managed, and in data rewrite, the data is written in the memory block as it is or in an inverted manner based on the use state of the memory block whose data is to be rewritten.例文帳に追加

複数のメモリブロックを有し、このメモリブロック単位で電気的に一括してデータを書き換え可能な不揮発性半導体メモリにおいて、前記複数のメモリブロックのそれぞれの使用状況を管理し、データを書き換える際には、データを書き換えるメモリブロックの使用状況に基づいて、当該メモリブロックにデータをそのまま又は反転させて書き込むようにした。 - 特許庁

The memory module includes a plurality of memory chips and a plurality of comparison units which are arranged within a plurality of memory chips respectively, test a plurality of test data bits outputted from a plurality of memory blocks in each inside of the plurality of memory chips and output the test data outputted from any one among the plurality of memory blocks.例文帳に追加

複数個のメモリチップ、前記複数個のメモリチップの各々の内部にそれぞれ配置され、前記複数個のメモリチップの各々の内部の複数個のメモリブロックから出力される複数ビットのテストデータをテストし、前記複数個のメモリブロックのうち何れか一つから出力されるテストデータを出力する複数個の比較部を備えるメモリモジュール。 - 特許庁

Small memory blocks B are formed by dividing the memory block A into plural with the prescribed number of segments as one unit, data are stored successively in the segments from a data storage start segment S to a data storage end segment E inside the small memory block and an access order is attached to the respective small memory blocks B for the memory block.例文帳に追加

メモリブロックＡを所定数のセグメントを１単位として複数に分割して小メモリブロックＢを形成し、小メモリブロック内のデータ記憶開始セグメントＳからデータ記憶終了セグメントＥまでの間のセグメントに連続してデータを記憶するようにし、各小メモリブロックＢにアクセス順位を付すメモリブロックとする。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

The nonvolatile semiconductor storage device includes a memory cell array having a plurality of blocks respectively including a plurality of memory cells to store normal data in normal blocks among the plurality of blocks and store a time code set in each of the normal blocks and for including time data corresponding to a time when the last write operation of the normal block is executed in time code blocks among the plurality of blocks.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリセルをそれぞれ含む複数のブロックを有し、前記複数のブロックのうちの通常ブロックに、通常のデータが記憶され、前記複数のブロックのうちのタイムコードブロックに、前記通常ブロック毎に設定され且つ前記通常ブロックの最後の書き込み動作を実行した時間に対応する時間データを含むタイムコードが記憶されたメモリセルアレイを備える。 - 特許庁

The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.例文帳に追加

本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁

The data processing apparatus for nonvolatile memory is provided with: a nonvolatile memory including a plurality of blocks; an operation processing part for writing data into the blocks, when a user request a write operation, and enabling all the blocks with data written therein; and a block management part for managing the state of the blocks in accordance with the operation processing of the operation processing part.例文帳に追加

複数のブロックを含む不揮発性メモリと、ユーザの書き込み作業要求時、前記ブロックにデータを書き込んだ後に前記データが書き込まれたブロックを一括して有効化させる作業処理部と、前記作業処理部の作業処理に対応して前記ブロックの状態を管理するブロック管理部とを有する。 - 特許庁

Each of the sector regions 210 of N pieces has first memory blocks 214 of (n) pieces divided in the row direction, one of them is a redundant memory block, the first memory blocks of (n-1) pieces correspond to input/output terminal I/O of (n-1) pieces.例文帳に追加

Ｎ個のセクタ領域２１０の各々は、行方向で分割されたｎ個の第１メモリブロック２１４を有し、その一つが冗長メモリブロックであり、（ｎ−１）個の第１メモリブロックが（ｎ−１）個の入出力端子Ｉ／Ｏに対応している。 - 特許庁

This semiconductor memory has a plurality of main word lines MWL extending crossing memory blocks 80, and four sub-word lines SWL1-4 arranged at each of the memory blocks and belonging respectively to the plurality of main word lines MWL.例文帳に追加

この半導体記憶装置は、メモリブロック８０を横断して延びる複数のメインワード線ＭＷＬと、メモリブロックの各々に配置されて複数のメインワード線ＭＷＬにそれぞれ従属する４本のサブブワード線ＳＷＬ１〜４とを有する。 - 特許庁

The logic design of the memory floor plan blocks 121, 122 to 131, 132, and 133 of a specified data storage capacity and the other fixed blocks 100 other than the memory floor plan blocks 121, 122 to 131, 132 and 133 is performed, and design data by block is prepared according to the logic design.例文帳に追加

所定のデータ記憶容量のメモリフロアプランブロック１２１，１２２，・・・，１３１，１３２，１３３，・・・とメモリフロアプランブロック１２１，１２２，・・・，１３１，１３２，１３３，・・・以外の固定ブロック１００との論理設計を行い、論理設計に従ってブロック別設計データを作成する。 - 特許庁

The nonvolatile memory 12 is divided into a plurality of blocks, and each block includes a main area and a spare area.例文帳に追加

不揮発性メモリ１２は複数のブロックに分割され、各ブロックはメイン領域とスペア領域を含む。 - 特許庁