「memory timing generator」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The electronic camera includes an imaging element, a timing generator, a power supply circuit, a temperature detection part, a memory, an operation part, and a driving frequency control part.例文帳に追加

電子カメラは、撮像素子と、タイミングジェネレータと、電源回路と、温度検出部と、メモリと、演算部と、駆動周波数制御部とを備える。 - 特許庁

The IC 360 includes an analog signal processing unit 366, an A/D converter 368, a timing generator (includes motor controller 364) TG, and a memory 361 for storing setting data for timing generation.例文帳に追加

ＩＣ３６０には、アナログ信号処理６６と、Ａ／Ｄ変換器３６８と、タイミングジェネレータ（モータコントローラ３６４を含む）ＴＧと、タイミング生成用の設定データを記憶しているメモリ３６１と、が含まれる。 - 特許庁

Also, the imaging module 4 is incorporated with a memory 43, in which information specific to the CCD image sensor 28 is written, and a system controller 36 decides the cycle of a timing pulse to be generated by the timing generator 42, corresponding to the information read from the memory 43.例文帳に追加

また、撮像モジュール４はＣＣＤイメージセンサ２８固有の情報が書き込まれたメモリ４３を内蔵し、システムコントローラ３６は、このメモリ４３から読み出された情報に対応してタイミングジェネレータ４２が発生するタイミングパルスの周期を決定する。 - 特許庁

This semiconductor device testing device 100 is provided with a pattern generator 10, a reference clock generator 60, a timing generator 62, a wave-form shaper 70, a signal input/output section 80, a comparing unit 90, and a defect analysis memory section 110.例文帳に追加

本発明の半導体デバイス試験装置１００のパターン発生器１０は、パターン発生器１０、基準クロック発生器６０、タイミング発生器６２、波形整形器７０、信号入出力部８０、比較ユニット９０、不良解析メモリ部１１０を備える。 - 特許庁

This timing generator 9 for the electronic imaging sensor 1 includes one or more of memory base table(s) for controlling timing events generated in one or more of different type(s) of imaging sensor line(s), and one or more of memory base table(s) for controlling timing events generated in one or more of different type(s) of imaging sensor frame(s).例文帳に追加

電子イメージングセンサ１のためのタイミングジェネレータ９は、一つ以上の異なるタイプのイメージセンサラインの中で発生するタイミング事象を制御するための一つ以上のメモリベーステーブルと、一つ以上の異なるタイプのイメージセンサフレームの中で発生するタイミング事象を制御するための一つ以上のメモリベーステーブルとを含む。 - 特許庁

To provide a high voltage generator being suitable for adopting to a semiconductor memory which has a memory cell refreshing stored data, in which a refresh-function is performed internally and which is operated with timing conditions such as that of a SRAM(static random access memory) product, and a high voltage supply method.例文帳に追加

貯蔵されたデータをリフレッシュすべきメモリセルをもち、内部的にリフレッシュ機能を行いながら、外部的にはSRAM（static random access memory）製品のようなタイミング条件で動作する半導体メモリ装置に採用するに適合した高電圧発生器及び高電圧供給方法を提供するにある。 - 特許庁

A regenerative system timing generator 23 generates a horizontal synchronizing signal and a vertical synchronizing signal used in a memory control circuit 22 and other circuits in a regenerative system 20.例文帳に追加

再生系タイミングジェネレータ２３は、メモリ制御回路２２及び再生系２０内の他の回路で使用される水平同期信号及び垂直同期信号を生成する。 - 特許庁

A line memory 3 for storing a smear pattern is provided to this solid-sate image pickup device, where a signal in a dummy area of the solid-state image pickup device 1 is stored by a writing signal WE of a timing generator 4A.例文帳に追加

スミアパターン記憶用のラインメモリ３を設け、タイミング発生器４Ａの書込信号ＷＥにより、固体撮像素子１のダミー領域の信号を記憶させる。 - 特許庁

Image data outputted from a solid-state imaging device 2 driven by the timing generator 8 are signal-processed by the signal processing part 9 and stored in the memory 12.例文帳に追加

タイミングジェネレータ８によって駆動された固体撮像素子２から出力された画像データが信号処理部９で信号処理されてメモリ１２に記憶される。 - 特許庁

The imaging apparatus 1 includes an imaging optical system 2, a CCD image sensor 3, an analog signal processing circuit 4, an A/D conversion circuit 5, an operation circuit 6, a digital signal processing circuit 7, a storage 8, a controller 9, a vertical CCD timing generator 11, a horizontal CCD timing generator 12, a first memory 13, and a second memory 14.例文帳に追加

撮像装置１は、撮像光学系２と、ＣＣＤイメージセンサ３と、アナログ信号処理回路４と、Ａ／Ｄ変換回路５と、演算回路６と、デジタル信号処理回路７と、記憶部８と、制御部９と、垂直ＣＣＤタイミングジェネレータ１１と、水平ＣＣＤタイミングジェネレータ１２と、第１メモリ１３と、第２メモリ１４とを備えている。 - 特許庁

Furthermore, the CCU 2 is provided with a synchronizing signal generator 25, that is driven by a prescribed reference oscillator 24 and the synchronizing signal from the synchronizing signal generator 25 is fed to a timing generator 26 and read of the memory 22 is controlled by a reset signal synchronously with the synchronizing signal.例文帳に追加

またＣＣＵ２には所定の基準発振器２４で駆動される同期信号発生器２５が設けられ、この同期信号発生器２５からの同期信号がタイミング発生器２６に供給されて同期したリセット信号によってメモリ２２の読み出しが制御される。 - 特許庁

The interface timing control unit 21 executes switching of interface timing of the functional block 11 when gating of a clock is switched from the clock generator 31 to the functional block 11, particularly, to a memory and relaxes timing constraints required for an interface, particularly, for an asynchronous interface.例文帳に追加

インターフェースタイミング制御部２１は、クロック生成部３１から機能ブロック１１とりわけメモリへのクロックのゲーティングの切り替え時に、機能ブロック１１のインターフェースタイミングの切り替えを行い、インターフェースとりわけ非同期インターフェースに要求されるタイミング制約を緩和させる。 - 特許庁

A pixel defect inspecting apparatus 3 comprises a light source 6, an optical lens 7, a timing generator 8, a signal processing part 9, a system controller 10, an arithmetic circuit 11, a memory 12, and an interface part 13.例文帳に追加

画素欠陥検査装置３は、光源６、光学レンズ７、タイミングジェネレータ８、信号処理部９、システムコントローラ１０、演算回路１１、メモリ１２、インターフェース部１３を備える。 - 特許庁

A read timing generator 5 synchronously generates vertical synchronizing signal of image data read from a field memory/interpolation circuit 1 with a read clock outputted from a crystal oscillation circuit 13.例文帳に追加

読み出しタイミングジェネレータ５は、水晶発振回路１３が出力する読み出しクロックに同期して、フィールドメモリ／補間回路１から読み出される画像データの垂直同期信号を生成する。 - 特許庁

In this picture display device, a signal control circuit 5 is provided with an input memory controller 51, a FIFO-A 52 as a first storage device, a FIFO-B 53 as a second storage device, an output memory controller 54 and an XY timing generator 55.例文帳に追加

信号制御回路５は、入力メモリ・コントローラ５１と、第１の記憶装置としてのＦＩＦＯ−Ａ５２と、第２の記憶装置としてのＦＩＦＯ−Β５３と、出力メモリ・コントローラ５４と、ＸＹタイミング発生器５５とを備えている。 - 特許庁

The image synthesis device is provided with a timing detector, a line gate detector, a frame trigger detector, and a synthesis discrimination device, and applies input output timing to/from a memory and address control to the memory so as to synthesize asynchronous image data with different scanning frequencies received from an image generator.例文帳に追加

画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁

The data read timing generator 30 generates a data read control signal for reading specified packet data from the memory 10 when the error occurring in the time information is detected.例文帳に追加

データ読み出しタイミング生成部３０は、時刻情報に誤りが発生していることを検出した場合には、記憶部１０から所定のパケットデータを読み出させる、データ読み出し制御信号を生成する。 - 特許庁

A digital camera 1 is provided with: an imaging section 10 for imaging an object; a timing generator 12; an image processing apparatus 11 for applying digital processing to an image signal; a main memory 13; an LCD 14; and an EVF 16.例文帳に追加

デジタルカメラ１は、被写体を撮像する撮像部１０、タイミング・ジェネレータ１２、画像信号をデジタル処理する画像処理装置１１、主メモリ１３、ＬＣＤ１４及びＥＶＦ１６を備える。 - 特許庁

Image data equivalent to one frame which are read out from a frame memory 2 are written in memories 21a to 24a for every image area based on the write addresses generated by a write address generator 3a and timing pulses for write-in generated by a write pulse generator 4a.例文帳に追加

フレームメモリ２から読み出された１フレーム分の画像データが、書き込みアドレス生成器３ａが生成した書き込みアドレス及び書き込みパルス生成器４ａが生成した書き込みのタイミングパルスに基づき、画像領域毎にメモリ２１ａ〜２４ａに書き込まれる。 - 特許庁

A self-refresh timing generator 71 detects existence/absence of a read signal outputted from a control signal generating part 13a of a DRAM controller 13a to a memory bank 55, when the read signal is not detected in a prescribed time, the generator 7 generates a refresh signal, and outputs it to a refresh suppression register 72.例文帳に追加

セルフリフレッシュタイミング発生器７１は、DRAMコントローラ１３の制御信号発生器１３ａよりメモリバンク５５に出力される読み出し信号の有無を検出し、所定時間内に読み出し信号が検出されない場合、リフレッシュ信号を発生し、リフレッシュ抑止レジスタ７２に出力する。 - 特許庁

The image composition device is provided with a timing detector, a line gate detector, a frame trigger detector, and a composition decision device and constituted so as to synthesize asynchronous picture data having respectively different scanning frequency bands and inputted from an image generator by controlling input/output timing and addresses to/from a memory.例文帳に追加

画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁

In a timing pulse generator, the memory 2 stores LEN data for prescribing unit pulse pattern length, LOOP data for prescribing the number of repetitions of the unit pulse pattern, RETURN data for repeating the unit pulse pattern, and the data of the drive pulse DP, and the drive pulse DP of the pulse pattern according to an address AD from an address generation circuit 1 is outputted from the memory 2.例文帳に追加

メモリ２には、単位パルスパターン長を規定するLENデータと、単位パルスパターンの繰り返し数を規定するLOOPデータと、単位パルスパターンを繰り返させるRETURNデータと、駆動パルスDPのデータが格納されており、アドレス発生回路１からのアドレスADに応じたパルスパターンの駆動パルスDPがメモリ２から出力される。 - 特許庁

An arithmetic unit 26 of a master set 2 receiving the vertical synchronization data S13, S13' via a data demodulator 25 controls the operation of a timing generator 24 to write/read the video signal via a field memory 22 and a display device 23 displays the image.例文帳に追加

垂直同期データＳ13、Ｓ13'をデータ復調器２５を介して入力した親機２の演算装置２６はタイミング発生器２４を動作制御してフィールドメモリ２２を介して映像信号を書き込み、読み出して表示装置２３にて画面表示させる。 - 特許庁

The circuit 1 consists of a memory 2 for recording speed data, a memory control circuit 3, an analyzing and synthesizing circuit 4, a timing generator circuit and a control circuit 5, an interface circuit 6 between with the main control part, a D/A conversion circuit 7 for D/A-converting speech data, a band-pass filter circuit 8, an amplifier circuit 9 and a loudspeaker 10.例文帳に追加

音声合成回路１は、音声データを記録しておくメモリー２と、メモリ制御回路３と、分析合成回路４と、タイミング・ジェネレーター回路および制御回路５と、主制御部とのインターフェース回路６と、音声データをアナログに変換するＤ／Ａ変換回路７と、バンドパス・フィルター回路８と、増幅回路９と、スピーカー１０とからなる。 - 特許庁

In a correction section 50, at the timing synchronized with a modulation period signal from a timing generator 10 before start of light irradiation to a manuscript, an averaging circuit 62 repetitively acquires image data for the number of pixels output from an AFE 20 for each line during a modulation period by an SSCG 3 arbitrary times, averages and stores it in a memory 61 as a fluctuation profile.例文帳に追加

補正部５０では、原稿への光照射開始前のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、ＡＦＥ２０から１ライン毎にＳＳＣＧ３による変調周期の間に出力される画素数分の画像データを平均化回路６２が任意回数分だけ繰り返し取得して平均化し、変動プロファイルとしてメモリ６１に記憶する。 - 特許庁

A timing generator 14 controls a CCD image sensor 11 to stop an effective video signal of a video signal including noise occurrence parts, sets the parts to be an ineffective video signal so that the ineffective video signal is not captured to a memory 13 at its capturing state, resulting in that an image output subjected to accurately shutter control without noise can be obtained from a final memory video output.例文帳に追加

ノイズが発生する部分の映像信号を、ＣＣＤイメージセンサ１１をタイミングジェネレータ１４により制御して、有効映像信号を止めて、その部分を無効映像信号と設定してメモリ１３に取り込む時に取り込まないようにすることにより、最終的なメモリ映像出力では、ノイズが無い正確にシャッターコントロールされた撮像出力が得られるようにする。 - 特許庁