| 例文 |
multiple processorの部分一致の例文一覧と使い方
該当件数 : 275件
To provide the antialiasing of image data using multiple display heads of one graphic processor.例文帳に追加
1つのグラフィックスプロセッサの複数のディスプレイヘッドを用いた画像データのアンチエイリアシングを提供する。 - 特許庁
To speed up image processing in an image processing device using a SIMD (Single Instruction Multiple Datastream) type processor.例文帳に追加
SIMD型のプロセッサを用いた画像処理装置における画像処理の高速化を図ること。 - 特許庁
To provide an improved cache coherence protocol for a large-scale multiple-bus multi-processor system.例文帳に追加
大規模な多重バスマルチプロセッサシステムのための改善されたキャッシュコヒーレンスプロトコルを提供する。 - 特許庁
USB SYSTEM, METHOD FOR CONNECTING MULTIPLE IDE DEVICES TO PROCESSOR AND DATA STORAGE SYSTEM例文帳に追加
USBシステム、多数のIDEデバイスをプロセッサに接続するための方法、およびデータ記憶システム - 特許庁
This device has a transmitter which sends multiple excitation parameters in a transmit signal in response to the reception of the multiple excitation parameters from the processor.例文帳に追加
また、本発明の装置は、プロセッサからの複数の励起パラメータの受信に応答して、送信信号中で複数の励起パラメータを送信する送信機を有する。 - 特許庁
To provide an image processor for executing processing corresponding to a character image expressed in multiple colors.例文帳に追加
多色表現された文字画像に対応した処理を行うことのできる画像処理装置を提供する。 - 特許庁
INFORMATION PROCESSOR OF CONNECTING OPTIONAL INPUT AND OUTPUT EQUIPMENT TO MULTIPLE FACES, AND INPUT AND OUTPUT ADAPTOR例文帳に追加
複数の面に任意の入出力機器を接続可能な情報処理装置、および入出力アダプタ - 特許庁
SINGLE CHIP 3D AND 2D GRAPHICS PROCESSOR WITH EMBEDDED MEMORY AND MULTIPLE LEVELS OF POWER CONTROLS例文帳に追加
埋め込みメモリと複数レベル電力制御部とを有するシングルチップ三次元及び二次元グラフィックプロセッサ - 特許庁
To effectively use CPU resource when image processing is performed using multiple processor elements.例文帳に追加
複数のプロセッサエレメントを用いて画像処理する場合に、有効にCPU資源を活用できるようにする。 - 特許庁
To provide a data processor capable of fast performing the arithmetic operation and the logic operation of a multiple-length numerical value.例文帳に追加
多倍長の数値の算術演算や論理演算を高速に実行可能なデータプロセッサを提供する。 - 特許庁
SUPPORTING PLATE TO SUPPORT OPTICAL PATH REFRACTING PLATE ROTATABLY IN MULTIPLE DIRECTIONS AND IMAGE PROCESSOR EQUIPPED THE SAME例文帳に追加
光経路屈折板を多方向に回転自在に支持する支持プレート及びこれを備えた画像処理装置 - 特許庁
Further, the first display controller drives the display when the processor transmits new multiple display frames.例文帳に追加
また、第1表示制御装置は、プロセッサが新しい複数表示フレームを送るときに表示装置を駆動する。 - 特許庁
APPARATUS AND METHOD FOR DISTRIBUTION OF SIGNAL FROM HIGH LEVEL DATA LINK CONTROLLER TO MULTIPLE DIGITAL SIGNAL PROCESSOR CORE例文帳に追加
高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 - 特許庁
When multiple users simultaneously touch any of the antennas, a processor associates a specific antenna with a specific user.例文帳に追加
そして、多数のユーザが同時にアンテナのいずれかに触れると、プロセッサが特定のアンテナを特定のユーザに関連付ける。 - 特許庁
Mainframes use a software layer known as a hypervisor to let a single processor run multiple operating systems. 例文帳に追加
メインフレームはハイパーバイザとして知られるソフトウェア層を使って、単一のプロセッサで複数のOSを走らせるようにする。 - コンピューター用語辞典
To make a commodity sales data processor, which can realize a multiple screen display, low in cost and small in occupancy space.例文帳に追加
複数画面表示を実現できる商品販売データ処理装置のローコスト化/省スペース化を実現する。 - 特許庁
A base station 155 has a processor to generate a Code Division Multiple Access ("CDMA") data frame.例文帳に追加
基地局155はプロセッサを有し、このプロセッサは符号分割多重接続方式(CDMA)データフレームを生成する。 - 特許庁
To provide an SIMD (Single Instruction-stream, Multiple Data-stream) type microprocessor having small wiring delay of a control signal line to a final end of a processor element group from a processor element control signal generator supplying a control signal to processor elements.例文帳に追加
プロセッサエレメントに対して制御信号を供給するプロセッサエレメント制御信号発生器からプロセッサエレメント群の最終端までの制御信号線の配線遅延が小さいSIMD型マイクロプロセッサを提供する。 - 特許庁
To provide a signal processor and a signal processing method for highly accurately estimating the number of modulation multiple values.例文帳に追加
変調多値数を高い精度で推定することの可能な信号処理装置および信号処理方法を提供する。 - 特許庁
To provide a processor where the data path size at the time of multiple parallel operation is not limited by the data path size at the time of single operation.例文帳に追加
複数の並列演算時のデータパス・サイズが単一演算時のデータパス・サイズの制限を受けないプロセッサの提供。 - 特許庁
The HDC has multiple data processing macros including a processor core macro, a ROM emulation macro, a memory macro, and a bus macro.例文帳に追加
HDCは、プロセッサ・コア・マクロ、ROMエミュレーション・マクロ、メモリ・マクロ、およびバス・マクロを含む複数のデータ処理マクロを持つ。 - 特許庁
To provide a method and system for allowing a data processor to efficiently perform access to the picture data of a memory in a multiple format.例文帳に追加
多重フォーマットのメモリの画像データにデータプロセッサが効率的にアクセスするための方法とシステムを提供する。 - 特許庁
A display controller 61 for supplying data for displaying a plurality of images on a multiple-viewer multiple-view display 60 includes an arithmetic processor 64 configured so as to add the correction value of an electrical crosstalk being the function of the electrical crosstalk in the multiple-viewer multiple-view display 60 to each pixel value of at least some pixels of the multiple-viewer multiple-view display 60.例文帳に追加
マルチビューア・マルチビューディスプレイ60に複数の画像を表示するためのデータを供給するためのディスプレイ制御装置61は、マルチビューア・マルチビューディスプレイ60の少なくともいくつかのピクセルの各ピクセル値に、マルチビューア・マルチビューディスプレイ60内での電気的なクロストークの関数である、電気的なクロストークの補正値を加算するよう構成された演算処理装置64を含む。 - 特許庁
The adaptability index map generator 124 generates the multiple kinds of adaptability index maps respectively corresponding to the multiple kinds of perfusion models based on a plurality of approximation errors respectively corresponding to the multiple pixels given by the approximation processor.例文帳に追加
適合性指標マップ発生部124は、近似処理部による複数の画素にそれぞれ対応する複数の近似誤差に基づいて、複数種類の灌流モデルにそれぞれ対応する複数種類の適合性指標マップを発生する。 - 特許庁
A multiple-processor integrated circuit 500 has convertible cache modules 508 and 509 capable of operating in a local memory mode and a cache mode associated with at least one of its multiple processors.例文帳に追加
マルチプロセッサ集積回路500は、少なくとも1つのマルチプロセッサに接続されたローカルメモリモードとキャッシュモードにおいて動作可能な転換キャッシュモジュール508,509を有する。 - 特許庁
To provide a multiple image display device capable of suppressing the distortion of an input image and outputting an easy-to-recognize image, and an image processor used for the multiple image display device.例文帳に追加
入力画像の歪みを抑制するとともに認識されやすい画像を出力可能なマルチ画像表示装置や、マルチ画像表示装置に用いられる画像処理装置を提供する。 - 特許庁
To finely control power consumption of a processor by enabling high speed, smooth and dynamic switching of multiple clocks and further enabling high speed and dynamic switching of multiple CPUs.例文帳に追加
複数クロックを高速かつスムーズに動的に切換え可能とし、さらに複数のCPUの高速で動的切換を可能とし、処理装置の電力消費量をきめ細かく制御する。 - 特許庁
In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加
データプロセッサ(1)は、命令を解読して実行するCPU(2)によりバス(13)を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路(8)を有する。 - 特許庁
To reduce the effect of crosstalk in multiple inputs/multiple outputs(MIMO) DSL(Digital Subscriber Line) communication system 100 that has a transmitter processor 102 having N transmitter 125 coupled with a receiver processor 103 having L receivers 130.例文帳に追加
L個の受信器130を有する受信器プロセッサ103に結合された、Nの送信器125を有する送信器プロセッサ102を有する複数入力・複数出力(MIMO)DSL通信システム100におけるクロストークの効果を低減する。 - 特許庁
The effective width of the SIMD processor is extended by clocking the instruction processing side of the SIMD processor at a fraction of the rate of the data processing side and by providing multiple execution pipelines, each with multiple data paths.例文帳に追加
SIMDプロセッサの有効幅は、データ処理側の速度の何分の1かの速度でSIMD処理装置の命令処理側をクロッキングし、各々が複数のデータ経路を有する複数の実行パイプラインを提供することにより、拡張される。 - 特許庁
The information processing apparatus which can process multiple tasks in parallel with one unit processor, wherein processing time limits are respectively set for at least some of the multiple tasks, includes a hardware means for management of multiple processing time limits corresponding to those multiple tasks with processing time limits respectively set therefor among the multiple tasks.例文帳に追加
一単位のプロセッサによって複数のタスクを並行して処理可能な情報処理装置であって、前記複数のタスクの少なくとも一部には処理期限が設定され、前記複数のタスクのうち処理期限が設定された複数のタスクに対応した、複数の処理期限管理用ハードウエア手段を備えることを特徴とする、情報処理装置。 - 特許庁
In another embodiment, the power management system with multiple VRs may be on a die ("a VR die") separate from the die of the many-core processor.例文帳に追加
別の実施例では、複数のVRを備えた電力管理システムは、多コア・プロセッサのダイとは別個のダイ(「VRダイ」)上にあり得る。 - 特許庁
To improve processing performance by preventing an abnormal state of cache coherence control in a semiconductor integrated circuit of an SMP (symmetric multiple processor) configuration.例文帳に追加
SMP構成の半導体集積回路装置におけるキャッシュコヒーレンシ制御の異常を防止し、処理性能を向上させる。 - 特許庁
To provide an apparatus and a method for distribution of signals from a high-level data link controller to multiple digital signal processor cores.例文帳に追加
高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法を提供する。 - 特許庁
This kernel is built with support for multiple CPUs, but it will boot on single processor machines as well.例文帳に追加
すべてのカーネルは複数のCPUをサポートするように構築されていますが、それらはシングルプロセッサのマシンでも同様に起動するでしょう。 - Gentoo Linux
This information processor is provided with a multiple view direction display capable of displaying concurrently different images in the plurality of display directions.例文帳に追加
情報処理装置は、複数の表示方向に異なる画像を同時に表示可能なマルチプルビュー方向表示装置を備える。 - 特許庁
The signal processor includes multiple acquisition channels operable for capturing tracking information from a first plurality of satellite signals synchronously according to multiple correlation between multiple reference C/A (coarse acquisition) codes and the first plurality of satellite signals.例文帳に追加
信号プロセッサは、複数の基準C/A(coarse acquisition)コードと複数の第1衛星信号との間の複数の相関に従って、複数の第1衛星信号から追跡情報を同期的に取得するように動作可能な複数の取得チャンネルを含んでいる。 - 特許庁
To improve an operation rate of a processor by reducing an idling time period of the processor created when processes of a plurality of pages are carried out in concurrent processing of band data using multiple processors.例文帳に追加
マルチプロセッサを使用したバンドデータの並列処理において、複数ページ処理時に発生するプロセッサの遊休時間を減少させ、プロセッサの稼働率を向上させることである。 - 特許庁
A single copy software is used in common by the multiple processor cores 11 and 12 and the program memory 10 is connected to the respective processor cores 11 and 21 by corresponding command buses P1 and P2.例文帳に追加
単一のコピーのソフトウェアを多数のプロセッサ・コア(11、12)に共有させ、プログラム・メモリ(10)を対応する命令バス(P1、P2)によりそれぞれのプロセッサ・コア(11、21)に接続する。 - 特許庁
For each processor in a multiple processor architecture, a local queue availability flag and a remote queue availability flag are maintained to indicate a relative size of work queues in relationship to a mean queue size.例文帳に追加
マルチプロセッサ・アーキテクチャ内の各プロセッサについて、平均キュー・サイズに対するワークキューの相対的サイズを示すように、ローカル・キュー可用性フラグ及びリモート・キュー可用性フラグが保持される。 - 特許庁
Therefore, the data-driven processor can play the role of an accumulator for multiple accuracy data in the area of an ordinary memory even without especially preparing the accumulator dedicated to multiple accuracy data.例文帳に追加
それゆえに、データ駆動型処理装置において多倍精度データ専用の累算器を特別に用意しなくても通常のメモリの領域で多倍精度データの累算器の役割を果たすことができる。 - 特許庁
A programmable controller (126) for a fire suppression system includes: a rewritable memory module (260); a processor module (262); multiple sensor input parts (210, 212, 214, 216, 218, 222, 272); and multiple control signal output parts (230, 232, 236, 238, 240, 242, 250, 274).例文帳に追加
防火システム用のプログラム可能な制御装置(126)は、書き換え可能なメモリモジュール(260)およびプロセッサモジュール(262)、並びに複数のセンサ入力部(210,212,214,216,218,222,272)および制御信号出力部(230,232,236,238,240,242,250,274)を含む。 - 特許庁
The memory image processing section comprises an arithmetic processor that executes such image processing that is not suitable for SIMD(single instruction steam-multiple data stream) arithmetic processing.例文帳に追加
このメモリー画像処理部は、SIMD型演算処理に向かない画像処理を実行する演算処理プロセッサーで構成される。 - 特許庁
To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).例文帳に追加
本発明の方法及び装置は、単一コンピュータチップ(100)上の多重プロセッサコア(105〜108)と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁
In an automatic multiple exposure mode, a picture captured by a CCD 1 is fed to a picture memory 4 via a YUV processor 3.例文帳に追加
自動多重露光モードではCCD1によって取り込まれた画像はYUVプロセッサ3を通して画像メモリ4へと送られる。 - 特許庁
To provide an image processor which can assign multiple IP addresses to a single terminal using IPv6 technology.例文帳に追加
IPv6技術を利用して、単一の端末に複数のIPアドレスが割り当て可能な画像処理装置を提供することを目的とする。 - 特許庁
The register file architecture of a general digital signal processor(DSP) supports array independent SIMD(single instruction/multiple data processing) operation.例文帳に追加
汎用ディジタル信号プロセッサ(DSP)のレジスタファイルアーキテクチャは、配列独立SIMD(単一命令/複数データ処理)演算をサポートする。 - 特許庁
The processor includes: first and second processor cores 114 having a plurality of pipelined execution units (P0, P1, P2, and P3) for executing an issue group of multiple instructions and scheduling logic.例文帳に追加
プロセッサは、多数の命令の発行グループを実行するための複数のパイプライン実行ユニット(P0、P1、P2、P3)を有する第1および第2のプロセッサ・コア114と、スケジューリング論理とを有する。 - 特許庁
The multiple PEs can generate condition information at the same time by enabling specification of the conditional execution in one processor based on condition generated in a different processor.例文帳に追加
異なるプロセッサ中で生成された条件に基づいて1つのプロセッサ中の条件付き実行を指定することを可能にして、多数のPEは、条件情報を同時に生成することができる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright 2001-2010 Gentoo Foundation, Inc. The contents of this document are licensed under the Creative Commons - Attribution / Share Alike license. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
