「multiple processor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To easily search an object to operate from multiple screen components displayed on a display of a commodity sales data processor.例文帳に追加

商品販売データ処理装置のディスプレイに表示される多数の画面部品の中から操作しようとするものを容易に探し出せるようにする。 - 特許庁

A multiple processor system 205 is provided with plural local executing queues 291-296 and at least one global executing queue 221-223.例文帳に追加

多重プロセッサ・システム２０５は、複数のローカル実行キュー２９１〜２９６および少なくとも１つのグローバル実行キュー２２１〜２２３を備えている。 - 特許庁

RANDOM NUMBER GENERATOR USING MULTIPLE AFFINE KEY, CIPHERING/DECIPHERING DEVICE AND DIGITAL DATA PROCESSOR, METHOD AND PROGRAM UTILIZING THESE DEVICES例文帳に追加

多重アファイン鍵を用いる乱数生成装置及び暗号化・復号化装置、並びにこれを利用するデジタルデータ処理装置と方法及びプログラム - 特許庁

This module provides the basic infrastructure for writing asynchronous socket service clients and servers.There are only two ways to have a program on a single processor do ``more than one thing at a time.'' Multi-threaded programming is the simplest and most popular way to do it, but there is another very different technique, that lets you have nearly all the advantages of multi-threading, without actually using multiple threads. 例文帳に追加

このモジュールは、非同期ソケットサービスのクライアント・サーバを開発するための基盤として使われます。 - Python

An SIMD(single instruction multiple data stream) type processor 3 is provided with groups 211 and 212 of two-system skip registers, two-system input SAM (serial access memory) parts 221 and 222.例文帳に追加

ＳＩＭＤ型プロセッサ３は、２系統のスキップレジスタ群２１_1および２１_2と、２系統の入力ＳＡＭ（Serial Access Memory）部２２_1および２２_2を有している。 - 特許庁

Receive signal connections, for a receive aperture formed from multiple transducer elements (102), are coupled to the first signal processor(110).例文帳に追加

複数のトランスデューサ素子（１０２）から形成される受信アパーチャにおいて、受信信号接続は、第１の信号プロセッサ（１１０）に結合される。 - 特許庁

To provide a multiple user high-speed processor and multiple user high-speed processing method capable of efficiently assigning two or more pieces of time-divided and multiplexed user information to each of two or more information processing parts.例文帳に追加

時分割多重された複数のユーザ情報を複数の情報処理部それぞれに対して効率良く割り当てることができる多ユーザ高速演算処理装置及び多ユーザ高速演算処理方法を提供する。 - 特許庁

A approximation processor 123 approximate a convolution of a specific time-density curve among the multiple time-concentration curves and the respective perfusion models of the multiple kinds with respect to the respective time-concentration curves of the multiple kinds along with the adjustment of at least one parameter which each of the perfusion models has.例文帳に追加

近似処理部１２３は、複数の時間濃度曲線中の特定の時間濃度曲線と、複数種類の灌流モデル各々とのコンボリューションを、灌流モデル各々が有する少なくとも一つのパラメータの調整を伴って複数の時間濃度曲線各々に対して近似させる。 - 特許庁

An extended arithmetic operation for GF (2m) is made to be executable by adding a word length of a processor or a GF (2m) extended arithmetic operation part of a multiple length thereof to an arithmetic operation part of an arithmetic processor, and taking similar executing procedures to those of an instruction provided in the original processor.例文帳に追加

演算プロセッサの演算部にプロセッサのワード長、もしくはその倍数長のＧＦ（２^m）拡張演算部を付加して、元の演算プロセッサに備わる命令の実行手続きと同様の手続きによりＧＦ（２^m）用拡張演算が実行できるようにする。 - 特許庁

To provide a reading device, a multiple processor, and a reading method capable of smoothly conveying an object to be read corresponding to sheets of various sizes and thickness to execute reading.例文帳に追加

種々のサイズや厚さの用紙に対して円滑に搬送して読み取り可能な読取装置、複合処理装置及び読取方法を提供する。 - 特許庁

To improve the performance of an N-bit data path while increasing the code density for an application in a data processor using multiple instruction sets.例文帳に追加

多数組の命令セットを使用するデータ処理装置において、アプリケーションに対するコード密度を増加させながら、Nビット・データ通路のパフォーマンスを高める。 - 特許庁

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system.例文帳に追加

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。 - 特許庁

To provide a multi-core processor which is able to suppress cost increase by a change of an exiting program and appropriately perform load distribution even when executing the existing program with multiple cores.例文帳に追加

既存のプログラムの変更によるコスト増を抑制し、既存のプログラムをマルチコアで実行しても適切に負荷分散できるマルチコアプロセッサを提供すること。 - 特許庁

Each processor element is pipelined, such that the latency for an arithmetic operation to complete is a multiple of the period, with which new operations can be initiated.例文帳に追加

各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるように、パイプライン処理している。 - 特許庁

SYSTEM INCLUDING ELECTRONIC APPARATUS COMPRISING MULTIPLE INTERFACES AND HOST DEVICE, INFORMATION PROCESSOR, ELECTRONIC APPARATUS, SET-UP METHOD THEREOF, CONTROL METHOD AND PROGRAM例文帳に追加

複数のインターフェースを有する電子機器とホスト装置を有するシステム、情報処理装置、電子機器、及びそれらのセットアップ方法、制御方法、及びプログラム - 特許庁

To prevent deterioration in the throughput of a multiple function peripheral by dynamically changing a process inhibiting a swap-out among processes operating in an image processor.例文帳に追加

画像処理装置で動作するプロセスのうち、スワップアウトを禁止するプロセスを動的に変更することで、複合機のスループットの低下を防止することを目的とする。 - 特許庁

A digital signal processor selectively demodulates and decodes signals received from multiple types of transmission channels such as satellite, terrestrial and cable transmission channels.例文帳に追加

ディジタル信号プロセッサは、衛星、地上およびケーブル伝送チャネルなどの、多種類のチャネルから受信した信号を選択的に復調し、復号化する。 - 特許庁

A sales display system includes a commodity sales processor, history storage means, totalization means and multiple sales display devices 3.例文帳に追加

一実施形態における売上表示システムは、商品販売処理装置と、履歴記憶手段と、集計手段と、複数の売上表示機３とを備えている。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

The multiprocessor system 10 includes a scratch-pad processing unit 1000, which is connected to the processor cores 200 and is set to execute, on behalf of the multiple processor cores 200, a selected part of the software that causes two or more of the processor cores 200 to concurrently access a given data item.例文帳に追加

マルチプロセッサシステム１０は、プロセッサコア２００に接続し、そして、多重のプロセッサコア２００のために、２つ以上のプロセッサコア２００に同時に１つの所与のデータアイテムにアクセスさせる、ソフトウェアの選択された部分を実行するように設定される、スクラッチパッドプロセスユニット１０００を含む。 - 特許庁

To provide bit interleaver and de-interleaver apparatus, methods and processor control code for use in MIMO (Multiple-input multiple-output) communications systems, in particular MIMO systems employing OFDM (orthogonal frequency division multiplexing).例文帳に追加

本発明は、ＭＩＭＯ（マルチ入力マルチ出力）通信システム、とりわけＯＦＤＭ（直交周波数分割多重）を採用したＭＩＭＯシステムにおいて使用されるビットインタリーバ及びデインタリーバの装置、方法及びプロセッサ制御コードに関する。 - 特許庁

A solar power generator is equipped with multiple solar cells 52 electrically series connected, bypass diodes 60 parallel-connected to respective multiple solar cells 52, photocouplers 62 parallel-connected to respective multiple solar cells 52 as well as a processor 64 outputting the data on failed solar cells 52 according to the signals from the photocoupler 62.例文帳に追加

電気的に直列に接続された複数のソーラーセル５２と、該複数のソーラーセルのそれぞれに並列に接続されたバイパスダイオード６０と、該複数のソーラーセルのそれぞれに並列に接続されたフォトカプラ６２と、該フォトカプラからの信号に基づき故障したソーラーセルを表す情報を出力する処理装置６４、とを備えている。 - 特許庁

To improve performance by speedily starting other task processing, when stopping the instruction execution of a processor because of the instruction of extremely low processing speed in a multi-task control processor system for the multiple operation of plural tasks.例文帳に追加

複数のタスクが多重動作するマルチタスク制御プロセッサシステムにおいて、著しく処理速度の遅い命令によりプロセッサの命令実行が停止してしまう場合、別のタスク処理を迅速に起動し性能向上を実現する。 - 特許庁

A multiprocessor system 10 includes a data streaming unit 2000, which is connected between processor cores 200 and an external memory 500 and is set to obtain data from the external memory 500 in advance for use by the multiple processor cores 200.例文帳に追加

マルチプロセッサシステム１０は、プロセッサコア２００と外部メモリ５００間を接続し、多重のプロセッサコア２００による使用のため、データを外部メモリ５００から事前に取得するように設定された、データストリーミングユニット２０００を含む。 - 特許庁

To provide a digital signal processor by storing delay information and multiple information to the same row address of a main memory and applying access and arithmetic operation to the delay information and multiple information at the same time so as to attain high speed processing for digital signal.例文帳に追加

主メモリに遅延情報と乗算情報とを同一の行アドレスに記憶させ、これらの遅延情報と乗算情報のアクセス及び演算を同時に行ってデジタル信号の処理の高速化を可能にしたデジタル信号処理装置を提供する。 - 特許庁

The image processing apparatus executes SIMD processing for the discrete wavelet transform when discrete wavelet transform is applied to pixel values in a rectangular region or by each of a plurality of divisions of the rectangular region to apply hierarchical compression encoding to the pixel values by using a SIMD (Single Instruction-stream Multiple Data-stream) processor 41.例文帳に追加

１又は複数に分割された矩形領域毎に画素値を離散ウェーブレット変換して階層的に圧縮符号化する際の離散ウェーブレット変換を、ＳＩＭＤ（Single Instruction-stream Multiple Data-stream）プロセッサ４１を用いたＳＩＭＤ処理を用いて実行する。 - 特許庁

When the main power source is shut off, the multiple rotation quantity is counted by operating magnetometric sensors 8a, 8b, comparators 9a, 9b and an unillustrated a multiple rotation detection operation processor, by using a voltage generated in the coil by the large Barkhausen effect.例文帳に追加

主電源が遮断された場合、大バルクハウゼン効果によってコイルに発電された電圧を使って、磁気センサ８ａ、８ｂ、比較器９ａ、９ｂおよび図示しない多回転検出演算処理器を動作させて多回転量をカウントする。 - 特許庁

To provide an information processor, an information processing method, and a recording medium, that can set up a combination of printing conditions that can be shared by multiple types of printers in an environment where the multiple types of printers are connected.例文帳に追加

複数機種のプリンタを接続する環境の下、複数機種のプリンタで共通して利用できる印刷条件の組み合わせを設定可能な情報処理装置、情報処理方法、及び、記録媒体を提供することを目的とする。 - 特許庁

To provide a supporting plate to support an optical path refracting plate arranged in front of an imaging device rotatably in multiple directions, and to provide an image processor equipped with the supporting plate.例文帳に追加

撮像素子の前方に配置される光経路屈折板を多方向に回転自在に支持する支持プレート及びその支持プレートを備える画像処理装置を提供する。 - 特許庁

To provide an image processor which can adjust a phase difference between motors by changing a motor period multiple times with the rotation state of a polygon motor left stable.例文帳に追加

ポリゴンモータの回転状態を安定に保持したまま、モータ周期を複数回変更することによりモータ間の位相差を調整可能な画像処理装置を提供する。 - 特許庁

An information processor detects a region other than a background area within an image by detecting the background area from the image and extracts multiple partial areas from the image.例文帳に追加

画像から背景領域を検知することにより、当該画像内における背景領域以外の領域を検知し、当該画像から複数の部分領域を抽出する。 - 特許庁

To supply power to cores in a many-core processor using a power management system with multiple voltage regulator ("VRs").例文帳に追加

本願における開示された主題の実施例によれば、複数の電圧調節器（「VR」）を備えた電力管理システムを用いて、多コア・プロセッサ内のコアに電力を供給することができる。 - 特許庁

To provide a coin processor which can surely and efficiently process coins supplied in the mixed state of multiple denomination without the need of the setting operation of the denomination.例文帳に追加

処理対象金種の設定操作が必要なく、多金種混在状態で投入された硬貨を確実に効率よく処理できる硬貨処理機を提供する。 - 特許庁

To provide a signal processor which attains speeding up of processings, without using dedicated hardware or a high-performance SIMD (single-instruction multiple data) type processing apparatus.例文帳に追加

専用ハードウェアや高性能なＳＩＭＤ型処理装置を用いることなく、処理の高速化を実現することができる信号処理装置を得ることを目的とする。 - 特許庁

To allow the use of a general DRAM as a data memory part in an image processor of SIMD(single instruction multiple data) structure to reduce the cost and improve the computing speed.例文帳に追加

ＳＩＭＤ構成の画像処理プロセッサで、データメモリ部として汎用のＤＲＡＭを使うことができ、コストの低減が図れるようにし、演算速度の向上を図れるようにする。 - 特許庁

To provide a system and method of optimizing halftone processing which can further utilize a processing capability given by a DSP (Digital Signal Processor) supporting SIMD (Single Instruction Multiple Data) processing.例文帳に追加

ＳＩＭＤ処理をサポートするＤＳＰによってもたらされる処理能力をさらに活用できる、ハーフトーン化処理を最適化するシステムおよび方法を提供する。 - 特許庁

The processor performs pattern recognition based on the calculated local characteristic amount and determines a partial area including an object to be recognized from the multiple partial areas.例文帳に追加

当該算出した局所特徴量に基づいてパターン認識を実施し、複数の部分領域の中から認識対象となる物体を含む部分領域を判定する。 - 特許庁

To provide an image processor that efficiently removes noise included in an image signal due to an imaging device with reference to a stereo image and a multiple image, and further to provide an image processing method.例文帳に追加

ステレオ画像やマルチ画像について、画像信号が含む撮像装置に起因するノイズを効率よく除去する画像処理装置及び画像処理方法を提供する。 - 特許庁

Each node includes a transceiver and a processor arranged in a vehicle, and a bandwidth of the network is divided into one control channel (CCH) and multiple service channels (SCH).例文帳に追加

各ノードは、車両内に配置される送受信機およびプロセッサを含み、ネットワークの帯域幅は、１つの制御チャネル（ＣＣＨ）および複数のサービスチャネル（ＳＣＨ）に区画される。 - 特許庁

To provide a photographed image processor capable of rapidly retrieving and extracting a desired still image from multiple continuous still images of a photographing object person.例文帳に追加

本発明は、被撮影者の連続する多数の静止画のなかから所望の静止画を迅速に検索して抽出することができる撮影画像処理装置を提供する。 - 特許庁

To provide a data processor for reducing management data necessary for switching data processing in multiple processing for performing processing while switching a plurality of data.例文帳に追加

複数のデータを切り替えながら処理を行う多重処理において、データ処理の切り替えのために必要な管理データを削減可能なデータ処理装置を提供する。 - 特許庁

To provide a bitmap data processor capable of storing font data related to multiple types of fonts without consuming much memory capacity and enabling high speed processing.例文帳に追加

複数種類のフォントに係るフォントデータをメモリ容量を抑えて格納することができると共に、高速処理を可能にするビットマップデータ処理装置を提供する。 - 特許庁

A dynamic power management system includes an operating system (OS) that causes a processor to operate in one of multiple run states that have different performance and/or power dissipation levels.例文帳に追加

動的電力管理システムは、プロセッサを、性能および／または電力損失のレベルの異なる複数の実行状態のうちの１つで動作させるオペレーティングシステム（ＯＳ）を含む。 - 特許庁

In a processor 102 equipped with an instruction execution unit 102-1 to 102-N which can process multiple instructions simultaneously, memory readout processing is duplicated according to a logic of a software which operates on the processor 102, and determination is made whether both the data is in agreement on the processor 102.例文帳に追加

複数の命令を同時に処理可能な命令実行ユニット１０２−１乃至１０２−Ｎを備えるプロセッサ１０２において、プロセッサ１０２上で動作するソフトウェアの論理に従って、メモリ読み出し処理を二重化するととともに、プロセッサ１０２上で双方のデータが一致するか否かの判定を実施する。 - 特許庁

To provide a fault processing system to suppress malfunctions of different units under operation due to interface signal noise to be generated when power of an information processor consisting of multiple units is turned on/off and the information processor is plugged and played separately by every unit by the minimum scale.例文帳に追加

複数のユニットからなる情報処理装置をユニット個別に電源オン・オフや活線挿抜する時に発生するインタフェース信号ノイズによる他稼働中ユニットの誤動作を、最少の規模で抑止する障害処理方式を提供する。 - 特許庁