「n layer」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

After the carrier concentration of the n-type buffer layer is evaluated in the steps i and ii, a new epitaxial layer is grown by melting back the buffer layer.例文帳に追加

以上の工程によりｎ型バッファ層のキャリア濃度を評価したのち、該ｎ型バッファ層をメルトバックして新たなエピタキシャル層を成長させる。 - 特許庁

The protective layer 22 contains a metal nitride and an N content in the protective layer 22 decreases as it goes from the surface to the interior of the protective layer 22.例文帳に追加

保護層２２は、金属窒化物を含有し、かつ保護層２２におけるＮ含量は、保護層の表面から内部にいくにしたがって減少している。 - 特許庁

A first n-type spacer semiconductor layer 15, an active layer 17, and a p-type spacer layer 19 are grown on the first distribution bragg reflector (DBR) 13.例文帳に追加

分布ブラッグ反射器（ＤＢＲ）１３上に、第１のｎ型スペーサ半導体層１５、活性層１７、及びｐ型スペーサ層１９を成長する。 - 特許庁

Consequently, about ≥97.7% of laser light generated from the active layer 5 is distributed on the upper layer of the interface between the n-type substrate 1 and the buffer layer 11.例文帳に追加

これにより、活性層５で発生するレーザ光の約９７．７％以上は、ｎ型基板１とバッファ層１１との界面よりも上層に分布する。 - 特許庁

A carcass layer part M located between a rim cushion rubber layer 6 and a bead filler 4 has a thick part 10 thicker than that of the other carcass layer N.例文帳に追加

リムクッションゴム層６とビードフィラー４との間に位置するカーカス層部分Ｍは、他のカーカス層部分Ｎよりゴムを厚くした厚肉部１０を有している。 - 特許庁

A red semiconductor laser element is equipped with an n-type AlGaInP bottom cladding layer 4, a GaInP/AlGaInP multiple quantum well active layer 5, and a GaInP etching stop layer 7.例文帳に追加

赤色半導体レーザ素子は、ｎ型ＡｌＧａＩｎＰ下クラッド層４、ＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層５およびＧａＩｎＰエッチングストップ層７を備えている。 - 特許庁

An N^- type semiconductor layer 10 and a P^- type semiconductor layer 20 on which a silicide layer 20s is formed on a surface thereof are formed on an insulator 9.例文帳に追加

Ｎ^−型半導体層１０と、シリサイド層２０ｓがその表面に形成されたＰ^−型半導体層２０とが、絶縁体９上に形成される。 - 特許庁

A product of stress applied by the second semiconductor layer 15 to the first semiconductor layer 14 and the thickness of the second semiconductor layer 14 is 0.1 N/cm or less.例文帳に追加

第２の半導体層１５が第１の半導体層１４に加える応力と第２の半導体層１４の厚さとの積は、０．１Ｎ／ｃｍ以下である。 - 特許庁

No inductor located above the first inductor 310 is provided in any wiring layer located between the n-th wiring layer and the m-th wiring layer.例文帳に追加

第ｎ配線層と第ｍ配線層の間に位置するいずれの配線層にも、第１インダクタ３１０の上方に位置するインダクタが設けられていない。 - 特許庁

An undoped AlN layer, an n-type AlN layer and a p-type AlN layer are epitaxially grown on a semiconductor or insulator substrate, thereby forming an AlN pn joint.例文帳に追加

半導体または絶縁体基板上に、アンドープＡｌＮ層、ｎ型ＡｌＮ層、ｐ型ＡｌＮ層をエピタキシャル成長し、ＡｌＮのｐｎ接合を形成する。 - 特許庁

The semiconductor part 5 comprises a P-type organic semiconductor material layer 7, an N-type organic semiconductor material layer 6, and an organic light emitting material layer 8.例文帳に追加

有機半導体部５は、Ｐ型有機半導体材料層７およびＮ型有機半導体材料層６と、有機発光材料層８とを備えている。 - 特許庁

The nitride semiconductor light emitting device 1 includes an active layer 12 between an n-type nitride semiconductor layer 11 and a p-type nitride semiconductor layer 13.例文帳に追加

本発明の窒化物半導体発光素子１は、ｎ型窒化物半導体層１１とｐ型窒化物半導体層１３との間に活性層１２を備える。 - 特許庁

A channel layer 12 is disposed on the buffer layer 11 and includes n-type impurities at a concentration higher than the concentration of p-type impurities in the buffer layer 11.例文帳に追加

チャネル層１２は、バッファ層１１上に位置し、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｎ型不純物を含む。 - 特許庁

The solar cell 100 includes a recoupling layer R inserted between a p-type amorphous semiconductor layer 11p and an n-type amorphous semiconductor layer 12n.例文帳に追加

太陽電池１００は、ｐ型非晶質半導体層１１ｐとｎ型非晶質半導体層１２ｎとの間に挿入された再結合層Ｒを備える。 - 特許庁

The group III nitride semiconductor multilayer structure 2 is configured by laminating an n-type semiconductor layer 11, an active layer 10, and a p-type semiconductor layer 12.例文帳に追加

III族窒化物半導体積層構造２は、ｎ型半導体層１１、活性層１０、およびｐ型半導体層１２を積層して構成されている。 - 特許庁

On the box layer 3, a deep trench 6 having annular plan view is formed with a depth reaching the box layer 3 from the surface of the N^- type surface layer 5.例文帳に追加

ボックス層３上には、Ｎ^−型表面層５の表面からボックス層３に至る深さを有する、平面視環状のディープトレンチ６が形成されている。 - 特許庁

The group III nitride semiconductor laminate structure 2 is formed by laminating an n-type semiconductor layer 11, a luminescent layer 10, and a p-type semiconductor layer 12.例文帳に追加

III族窒化物半導体積層構造２は、ｎ型半導体層１１、発光層１０、およびｐ型半導体層１２を積層して構成されている。 - 特許庁

An N type epitaxial layer 2 is formed on a surface of a P type semiconductor substrate 1, and a P type well layer 4 is formed on a surface of the epitaxial layer 2.例文帳に追加

Ｐ型の半導体基板１の表面にＮ型のエピタキシャル層２が形成され、エピタキシャル層２の表面にはＰ型のウェル層４が形成されている。 - 特許庁

The emitting element has at least a GaN layer of the n-type nitride semiconductor layer or the p-type nitride semiconductor layer.例文帳に追加

また、本発明の発光素子は、前記ｎ型窒化物半導体層またはｐ型窒化物半導体層の少なくともは少なくともＧａＮ層を有する。 - 特許庁

An n-type nitride semiconductor layer 2 and a p-type nitride semiconductor layer 4 are formed while sandwiching the active layer 3 in a double hetero structure.例文帳に追加

活性層３を挟むようにしてｎ型窒化物半導体層２とｐ型窒化物半導体層４が形成されており、ダブルへテロ構造を有する。 - 特許庁

A semiconductor device 100 has a substrate 110, an n-type semiconductor layer 130, a semiconductor light emitting layer 140 and a p-type semiconductor layer 150 in this order.例文帳に追加

半導体素子１００は、基板１１０、ｎ型半導体層１３０、半導体発光層１４０、及びｐ型半導体層１５０を、この順に備える。 - 特許庁

An ion implantation layer 6 is formed by driving aluminum ion 5 into a part of an SiC layer with a smoothed surface or an n-type drift layer 2.例文帳に追加

表面が平滑化されているＳｉＣ層であるｎ型ドリフト層２の一部にアルミニウムイオン５を打ち込んで、イオン注入層６を形成する。 - 特許庁

An n-type GaN buffer layer 1 is used as a common semiconductor layer, and a plurality of mesa regions M are formed in an array shape on the GaN buffer layer.例文帳に追加

ｎ型のＧａＮバッファ層１を共通の半導体層として、このＧａＮバッファ層１上に、メサ領域Ｍが複数、アレイ状に形成される。 - 特許庁

The buffer layer has its electron density higher than the hole density of the P type AlGaN layer 18 and wider band gap energy than the N type light emission layer.例文帳に追加

バッファ層は、その電子密度が、Ｐ型ＡｌＧａＮ層１８にホール密度より低く、かつそのバンドギャップエネルギがＮ型発光層よりも広くなっている。 - 特許庁

Hereupon, the upper end of the n-type InP current blocking layer 10 has the structure covered with the p-type InP buried layer 9 and the p-type InP current blocking layer 11.例文帳に追加

ｎ型InP電流ブロック層１０の上端部が、ｐ型InP埋め込み層９およびｐ型InP電流ブロック層１１により覆われた構造とする。 - 特許庁

The thickness of the compound layer essentially consisting of S, N and Fe and present on the outermost surface layer of the sulfurized-nitrided layer is preferably controlled to 0.5 to 10 μm.例文帳に追加

上記浸硫窒化層の最表層に存在する、Ｓ、ＮおよびＦｅを主体に構成される化合物層は、０．５〜１０μｍの厚みであることが好ましい。 - 特許庁

An n-side intermediate layer 12 and a p-side intermediate layer 14 of Al_aIn_bGa_1-a-bN (0<a≤0.2, 0<b≤0.2) are provided on both sides of an active layer.例文帳に追加

活性層の両側にＡｌ_a Ｉｎ_b Ｇａ_1-a-b Ｎ（０＜ａ≦０．２，０＜ｂ≦０．２）により構成されたｎ側中間層１２およびｐ側中間層１４を備える。 - 特許庁

The solar cell includes a p-type layer 30, a buffer layer 31, an i-type layer 32 and an n-type layer 34, wherein the p-type layer 30 has a high-concentration amorphous silicon carbide layer 30a and a low-concentration amorphous silicon carbide layer 30b which has a lower dopant concentration of a p-type dopant than the high-concentration amorphous silicon carbide silicon layer 30a.例文帳に追加

ｐ型層３０と、バッファ層３１と、ｉ型層３２と、ｎ型層３４とを備え、ｐ型層３０は高濃度アモルファス炭化シリコン層３０ａと、高濃度アモルファス炭化シリコン層３０ａよりｐ型ドーパントのドーパント濃度が低い低濃度アモルファス炭化シリコン層３０ｂを設ける。 - 特許庁

The III nitride semiconductor layer 2 has a multilayer structure laminating an n-type contact layer 21, a multiple quantum well (MQW) layer 22 as a light-emitting layer (active layer), an AlGaN final barrier layer 25, a p-type electron block layer 23, and a p-type contact layer 24 sequentially from the AlN substrate 1 side.例文帳に追加

III族窒化物半導体層２は、ＡｌＮ基板１側から順に、ｎ型コンタクト層２１、発光層（活性層）としての多重量子井戸（ＭＱＷ：Multiple Quantum Well）層２２、ＡｌＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を積層した積層構造を有している。 - 特許庁

Each of the well layers has a p-side interface portion including the interface between the well layer and the barrier layer at the second semiconductor layer side as viewed from the well layer, and an n-side interface portion including the interface between the well layer and the barrier layer at the first semiconductor layer side as viewed from the well layer.例文帳に追加

前記井戸層は、前記井戸層からみて前記第２半導体層の側の前記障壁層との界面を含むｐ側界面部分と、前記井戸層からみて前記第１半導体層の側の前記障壁層との界面を含むｎ側界面部分と、を有する。 - 特許庁

A group III nitride semiconductor light-emitting element comprises at least an n-type layer side clad layer 103, a light-emitting layer 104 having a multiquantum structure using an Al_xGa_1-xN(0<x<1) layer as a barrier layer 141 and a p-type layer side clad layer 106, each layer composed of a group III nitride semiconductor.例文帳に追加

各層はIII 族窒化物半導体から成り、ｎ型層側クラッド層１０３、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ＜１）層を障壁層１４１とする多重量子構造を有した発光層１０４、ｐ型層側クラッド層１０６を少なくとも有するIII 族窒化物半導体発光素子である。 - 特許庁

In the semiconductor laser, a clad layer 2, a guide layer 3, an MQW active layer 4, a guide layer 5, a first clad layer 6, an etching stopping layer 7, and a stripe-like second clad layer 8 are successively formed on an n-type GaAs substrate 1, and current blocking layers 9 are formed on both sides of the second clad layer 8.例文帳に追加

ｎ−ＧａＡｓ基板１上にクラッド層２、ガイド層３、ＭＱＷ活性層４、ガイド層５、第一のクラッド層６、エッチングストップ層７、ストライプ状の第二クラッド層８を順次形成しており、第二のクラッド層８の両側に電流ブロック層９を有している。 - 特許庁

On the rear surface of an n-type β-Ga_2O_3 substrate 2, an n-type electrode 20 comprising at least a Ti layer is formed by a PLD method.例文帳に追加

ｎ型β−Ｇａ_２Ｏ_３基板２の下面に、ＰＬＤ法により少なくともＴｉ層からなるｎ型電極２０を形成する。 - 特許庁

In the silicon layer 4, an NPN transistor (composed of a p-type well region 6, an n+-type region 7, and a deep n+-type region 10) is formed.例文帳に追加

ｎ^- 型シリコン層４にはＮＰＮトランジスタ（ｐウェル領域６、ｎ^+ 型領域７、ディープｎ^+ 領域１０）が形成されている。 - 特許庁

An n type dopant N ion 12 is injected selectively into an FS layer schedule region 2a and the JTE schedule region 23b.例文帳に追加

次に、ＦＳ層予定領域２ａおよびＪＴＥ予定領域２３ｂにｎ型ドーパントＮイオン１２を選択的に注入する。 - 特許庁

Above the n^+ embedded impurity region 2, a p-channel MOSFET 130 is formed on a surface of the n^- semiconductor layer 3.例文帳に追加

ｎ^+埋め込み不純物領域２の上方ではｎ^-半導体層３表面にｐチャネルＭＯＳＦＥＴ１３０が形成されている。 - 特許庁

A N^+ diffusion layer 8 forms a P/N junction having a junction plane 50 facing the sensing area 6 between it and the P pocket 7.例文帳に追加

Ｎ^+拡散層８は、センシング領域６と対向する接合面５０を有するＰ／Ｎ接合を、Ｐポケット７との間で形成する。 - 特許庁

An n-type electrode 13, wherein Ti, Al, Ni and Au are sequentially laminated, is formed on the exposed part of the n-type contact layer 2.例文帳に追加

ｎ型コンタクト層２の露出部分にはＴｉ、Ａｌ、Ｎｉ及びＡｕが順次積層されたｎ型電極１３が形成されている。 - 特許庁

An n type ZnO-based compound semiconductor layer doped with n type impurity is grown on a substrate in the direction of positive c axis.例文帳に追加

基板上に、ｎ型不純物をドープしたｎ型ＺｎＯ系化合物半導体層を＋ｃ軸方向へ結晶成長させる。 - 特許庁

The readout gate 31, the gate insulation film 32, the n-type layer 22 and the n-type region 40 form a MOS transistor structure.例文帳に追加

読み出しゲート３１、ゲート絶縁膜３２、Ｎ型層２２およびＮ型領域４０によってＭＯＳトランジスタ構造が形成されている。 - 特許庁

The cathodes (N-type layers) 31 of the thyristors are connected to clock lines ϕ1, ϕ2 at every one element through the N-type DBR layer 26.例文帳に追加

また、サイリスタのカソード（ｎ型層）３１は、ｎ型ＤＢＲ層２６を介して、１素子おきにクロックラインφ１，φ２に接続されている。 - 特許庁

N+ emitter diffusion layers 15A and 15B are formed on the opposite sides of the P+ base lead out diffusion layer 14 through isolation films 17B and 17C.例文帳に追加

P+ベース引き出し拡散層１４の両側に分離絶縁膜１７Ｂ，１７Ｃを介してN+エミッタ拡散層１５Ａ，１５Ｂを形成する。 - 特許庁

The semiconductor laminate 100 comprises an n-type contact layer 104 consisting of an n-type AlGaN contacted with the transparent electrode 102.例文帳に追加

半導体積層体１００は、透明電極１０２と接するｎ型ＡｌＧａＮからなるｎ型コンタクト層１０４を含んでいる。 - 特許庁

A Schottky barrier diode 1 includes an n-conductive type GaN substrate 2, an n-GaN epitaxial layer 3, and an ohmic electrode 6.例文帳に追加

ショットキーバリアダイオード１は、導電型がｎ型であるＧａＮ基板２およびｎ−ＧａＮエピタキシャル層３と、オーミック電極６とを備える。 - 特許庁

A p-side electrode 36 is provided on the p-InP cap layer and an n side electrode 38 is provided on the back surface of the n-InP substrate.例文帳に追加

ｐ−ＩｎＰキャップ層上にはｐ側電極３６が、ｎ−ＩｎＰ基板の裏面にはｎ側電極３８が設けてある。 - 特許庁