「node line」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A light receiving section 11 of each control node which connects to an optical multiplex transmission line is operated by the application of power from a power supply 14 and receives an optical signal from other control node.例文帳に追加

光多重伝送路に接続された各制御ノードにおいて、受光部１１は、電源１４の供給により動作して他の制御ノードから光信号を受信する。 - 特許庁

This structure provides full overlap between a storage node contact and an active region, resolves an overlay problem in an etching process, and increases an etching line width of a storage node.例文帳に追加

格納電極コンタクトと活性領域との間のフルオーバーラップを提供し、食刻工程でのオーバーレイ問題を解消し、格納電極の食刻線幅を増加させる。 - 特許庁

A capacitance component C1a is connected between the common node and an output port, and a short-circuit line resonator T1a is connected between the common node and the capacitance component C1a.例文帳に追加

共通節点と出力ポートの間にキャパシタンス成分Ｃ１aを接続し、共通節点とキャパシタンス成分Ｃ１aとの間に短絡線路共振器Ｔ１aを接続する。 - 特許庁

The storage node 93 touches the underlying storage node pad 71s directly and insulated electrically from the bit line pad 71d by the protective film pattern 73.例文帳に追加

ストレージノード９３はその下のストレージノードパッド７１ｓと直接接触し、ビットラインパッド保護膜パターン７３によってビットラインパッド７１ｄから電気的に絶縁される。 - 特許庁

The data recording system comprises a multiple communication line 12 with each node 12 connected thereto, and a connector 20 which is connected to the multiple communication line 12, and connects a recorder 14 to each node 10 via the multiple communication line 12 while the recorder 14 can be attachably/detachably connected thereto.例文帳に追加

各ノード１２が接続された多重通信線１２と、多重通信線１２に接続すると共に、記録装置１４が脱着可能に接続し得る、該記録装置１４とノード１０とを多重通信線１２を介して連結させるためのコネクタ２０と、を設ける。 - 特許庁

In each memory cell line, the source areas of the access transistors are electrically connected to each other by N^+ diffusion node NSL0<x>, NSL1<x> disposed being extended in a line direction.例文帳に追加

各メモリセル行において、アクセストランジスタのソース領域同士は、行方向に延在して設けられたＮ^+拡散ノードＮＳＬ０＜ｘ＞，ＮＳＬ１＜ｘ＞によって電気的に接続される。 - 特許庁

To sufficiently suppress reflected waves generated after the completion of transmitting a frame from a node to a branch line in a communication system using a differential two-wire type communication line.例文帳に追加

差動２線式通信線を用いた通信システムにおいて、ノードから支線へのフレーム送出完了後に発生する反射波を十分抑制する。 - 特許庁

When a potential of a word line WL rises to a potential Vdd, an access transistor MAB is conducted, so that a memory node NB is connected to a bit line BLB.例文帳に追加

ワード線ＷＬの電位が電位Ｖｄｄまで立ち上がると、アクセストランジスタＭＡＢが導通するので、記憶ノードＮＢはビット線ＢＬＢに接続される。 - 特許庁

Bit line contacts (BC) are formed in each bit line, in the row direction, and storage node contacts (SC) are arranged in each column so as to be aligned in the row direction.例文帳に追加

行方向において各ビット線に対してビット線コンタクト（ＢＣ）を形成し、またストレージノードコンタクト（ＳＣ）を各列に行方向に整列して配置する。 - 特許庁

Then, the output of a differential pair control logical driver is connected to the pseudo low potential power line by adjusting a standard low potential line or the transfer node.例文帳に追加

次いで、差動対制御論理ドライバの出力は、転送ノード、又は標準低電位線を調整して、疑似低電位電力線に結合される。 - 特許庁

A real amplification transistor of the real memory cell has a gate, a source, and a drain connected to a connection node, a reference voltage line, and a real read line respectively.例文帳に追加

リアルメモリセルのリアル増幅トランジスタは、ゲート、ソースおよびドレインが、接続ノード、基準電圧線およびリアル読み出し線にそれぞれ接続されている。 - 特許庁

In the transistor M11, a control electrode is connected to a word line WL, a first electrode is connected to a bit line BL and a second electrode is connected to a node N, respectively.例文帳に追加

トランジスタＭ１１は、制御電極がワード線ＷＬに、第１の電極がビット線ＢＬに、第２の電極がノードＮにそれぞれ接続されている。 - 特許庁

A memory cell has a pair of cell transistors connected between a first voltage line and a second voltage line in series through a connection node to store a complementary logic.例文帳に追加

メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。 - 特許庁

A selection transistor and a resistance variable element of a real memory cell are connected in series between a first voltage line and a second voltage line through a connection node.例文帳に追加

リアルメモリセルの選択トランジスタおよび抵抗変化素子は、第１電圧線と第２電圧線との間に接続ノードを介して直列に接続されている。 - 特許庁

A pixel circuit Pa includes: a transistor 33 provided between a scanning line 30 and a node N; and a transistor 43 provided between a data line 31 and an amplifier transistor 41.例文帳に追加

画素回路Ｐａは、走査線３０とノードＮとの間にトランジスタ３３、データ線３１と増幅トランジスタ４１との間にトランジスタ４３を備える。 - 特許庁

At least one switch 21 detects the abnormality of the line by decoding the line state signal U1 (E1) supplied from the node 11.例文帳に追加

少なくとも一方の切替器２１は、ノード１１から供給された回線状態信号Ｕ１（Ｅ１）を解読することにより回線異常を検出する。 - 特許庁

The NMOS pass transistors are connected between a memory node (230) and a bit line (200) and subjected to gate control by a word line (190).例文帳に追加

ＮＭＯＳトランジスタは記憶ノード（２３０）とビットライン（２００）との間に接続されており、このＮＭＯＳトランジスタはワードライン（１９０）によってゲート制御される。 - 特許庁

A gate of a selection transistor is connected to a word line, one side of source/drain is connected to a bit line, and the other side of source/drain is connected to the connection node.例文帳に追加

選択トランジスタは、ゲートがワード線に接続され、ソース／ドレインの一方がビット線に接続され、ソース／ドレインの他方が接続ノードに接続されている。 - 特許庁

Simultaneously, the selecting line SL is also active, and thereby the potential level of the node n1 is transmitted to the sub word line SWL via the transistor 8104.例文帳に追加

同時に選択線ＳＬも活性状態となっており、ノードｎ１の電位レベルはトランジスタ８１０４を介してサブワード線ＳＷＬに伝達される。 - 特許庁

In response to activation of a 1st scanning line 5, a data-holding circuit 30 fetches video data DAT supplied to a data line 9, and holds them in a node N1.例文帳に追加

データ保持回路３０は、第１の走査線５の活性化に応答して、データ線９に供給される画像データＤＡＴを取込んで、ノードＮ１に保持する。 - 特許庁

The node of the switching transistor Tu+ and the diode Du- and the node of the diode Dv+ and the switching transistor Tv- are connected by the first equalizing line 4u, and the node of the switching transistor Tv+ and the diode Dv- and the node of the diode Dw+ and the switching transistor Tw- are connected by the second equalizing line 4v.例文帳に追加

スイッチングトランジスタＴｕ＋とダイオードＤｕ−との接続点と、ダイオードＤｖ＋とスイッチングトランジスタＴｖ−との接続点とを第１の均圧線４ｕで接続し、スイッチングトランジスタＴｖ＋とダイオードＤｖ−との接続点と、ダイオードＤｗ＋とスイッチングトランジスタＴｗ−との接続点とを第２の均圧線４ｖで接続している。 - 特許庁

The data line drive circuit includes an operating amplifier OP, first to fifth switch elements SW1-SW5, a first capacitor CI provided between a first node N1 and a summing node NEG, and a second capacitor CF provided between the summing node NEG and a second node N2.例文帳に追加

データ線駆動回路は、演算増幅器ＯＰと、第１〜第５のスイッチ素子ＳＷ１〜ＳＷ５と、第１のノードＮ１とサミングノードＮＥＧとの間に設けられた第１のキャパシターＣＩと、サミングノードＮＥＧと第２のノードＮ２との間に設けられた第２のキャパシターＣＦと、を有する。 - 特許庁

In the similar manner, when a node N1 changes from the high level to the low level, a p-type MOS transistor Qp7 becomes the opening state, and a connection between the node N1 and a node N3 is disconnected, which leads to a high impedance between the node N3 and the supply line of power source voltage VDDH.例文帳に追加

同様に、ノードＮ１がハイレベルからローレベルへ変化する際に、ｐ型ＭＯＳトランジスタＱｐ７が開放状態になってノードＮ１とノードＮ３との接続が切り離され、ノードＮ３と電源電圧ＶＤＤＨの供給線との間のインピーダンスが高くなる。 - 特許庁

When a user foo accesses a file "file_1a" stored in a storage node SN1 managed by a control node CN1 from a client CLN3 through a control node CN3 as shown by an arrow of solid line in a drawing, the access history is accumulated in the access history of the control node CN1.例文帳に追加

ユーザｆｏｏが、図に実線矢印で示すようにクライアントＣＬＮ３から、コントロールノードＣＮ３を介して、コントロールノードＣＮ１管理下のストレージノードＳＮ１に格納されているファイル「ｆｉｌｅ＿１ａ」にアクセスを行うと、かかるアクセスの履歴がコントロールノードＣＮ１のアクセス履歴に蓄積される。 - 特許庁

A host node 2 is connected through a data line 1 to high-speed bit rate nodes 4 and 5 and low-speed bit rate nodes 3 and 6.例文帳に追加

ホストノード２が、データライン１にて高速ビットレートノード４，５および低速ビットレートノード３，６に接続されている。 - 特許庁

In a mobile communication system, a portable terminal 101 is connected to a mobile communication node 102 through a radio line.例文帳に追加

移動通信システムは、携帯端末１０１と移動通信ノード１０２が無線回線を介して接続されている。 - 特許庁

In the optical ring-like network, plural node are connected to the same ring-like transmission line.例文帳に追加

本発明は、複数のノードが同一のリング状伝送路に接続されている光リング状ネットワークに関する。 - 特許庁

A wiring line T1 is extended from a mounting terminal 31 to a node b1 and then connected to anode of the electrooptical element EL.例文帳に追加

配線Ｔ1は実装端子３１からノードｂ１を経由して電気光学素子ＥLの陽極に接続される。 - 特許庁

Preferably, a relationship between a thickness D of the filter member and a length L of the node line satisfies 1<L/D<1.2.例文帳に追加

好ましくは、フィルター部材の厚み（Ｄ）とノードラインの長さ（Ｌ）との関係が、１＜Ｌ／Ｄ＜１．２の範囲である。 - 特許庁

A reset transistor is prepared between a node for connecting the nonvolatile storage element with the selection transistor and a common plate line.例文帳に追加

選択トランジスタと不揮発性記憶素子との接続ノードと、共通プレート線との間に、リセットトランジスタを備える。 - 特許庁

A first transistor TR2 is provided between a true node A of a SRAM memory cell 102 and the true bit line (BLT).例文帳に追加

第１トランジスタＴＲ２は、ＳＲＡＭメモリセル１０２の真ノードＡと真ビットライン（ＢＬＴ）の間に設けられる。 - 特許庁

A driver power supply circuit (10) stepping down a power supply voltage is arranged at the power supply node of a word line driver.例文帳に追加

ワード線ドライバの電源ノードに、電源電圧（ＶＤＤＲ）を降圧するドライバ電源回路（１０）を設ける。 - 特許庁

A wiring line T2 is extended from the mounting terminal 31 to a node b2, and then connected to anode of the electrooptical element ER.例文帳に追加

配線Ｔ2は実装端子３１からノードｂ２を経由して電気光学素子ＥRの陽極に接続される。 - 特許庁

In writing operation, the amount of current drawn out by the bit line from the input/output node can be enlarged.例文帳に追加

一方、書き込み動作において、入出力ノードからビット線に引き抜かれる電流量を大きくできる。 - 特許庁

A main body cell MC of a memory cell array 1 is connected to the sense node SN of a comparator 31 through a bit line BL.例文帳に追加

メモリセルアレイ１の本体セルＭＣは、ビット線ＢＬを介して比較器３１のセンスノードＳＮに接続される。 - 特許庁

A current Ib (Ib=Ia-Io) flows between the grounding point P and a node N1 out of a wiring line (b).例文帳に追加

配線Ｌｉｎｅ（ｂ）のうち地絡点ＰとノードＮ１との間には電流Ｉｂ（Ｉｂ＝Ｉａ−Ｉｏ）が流れる。 - 特許庁

Also, the second wiring 82A connects the power source line 11 to the first node 1 of the general-purpose logic cell 60'.例文帳に追加

また、第２配線８２Ａは、電源線１１と、その汎用ロジックセル６０´の第１のノード１とを接続する。 - 特許庁

The signal transmission system includes a master node 1 and slave nodes 2,3 which are interconnected via e.g., an optical transmission line.例文帳に追加

この信号伝送システムは、例えば光伝送路を介して接続されたマスターノード１とスレーブノード２，３を含む。 - 特許庁

a lymph node located above the collar bone and between the center of the body and a line drawn through the nipple to the shoulder. 例文帳に追加

鎖骨よりも上方で体の中心線と乳頭から肩に引いた線との間の領域にあるリンパ節。 - PDQ®がん用語辞書 英語版

A gate G of the FET 3 is connected to a node ND3 on a power-supply line GND via the resistive element 5.例文帳に追加

ＦＥＴ３のゲートＧは、抵抗素子を介して電源ラインＧＮＤ上のノードＮＤ３に接続される。 - 特許庁

A bit line can be equalized by connecting a storage node of a dummy memory cell DACE connected to a bit line BL0 and a storage node of a dummy memory cell DMC2 connected to a bit line/BL0 by a wiring L1 and activating an equalizing signal BLEQ_-L given to the dummy word line.例文帳に追加

ビット線ＢＬ０に接続されているダミーメモリセルＤＭＣ１のストレージノードとビット線／ＢＬ０に接続されているダミーメモリセルＤＭＣ２のストレージノードとを配線Ｌ１で接続することによりダミーワード線に与えたイコライズ信号ＢＬＥＱ＿Ｌを活性化させるとビット線のイコライズを行なうことができる。 - 特許庁

To provide a content distribution storage system, a content storage method, a node device and a node processing program, allowing prevention of congestion of a communication line by a download by reducing access concentration upon a node device storing a replica.例文帳に追加

レプリカを保存しているノード装置へのアクセス集中を低減し、ダウンロードにより通信回線が混雑することを防止することが可能なコンテンツ分散保存システム、コンテンツ保存方法、ノード装置、及びノード処理プログラムを提供する。 - 特許庁

The long side of the storage node 2a is extended in a direction of a straight line connecting the contact 1 of the first storage node with the contact 101 of the second storage node which is placed obliquely adjacent to the first one.例文帳に追加

ストレージノード２ａの長辺は、平面形状において、第１のストレージノードコンタクト１と、第１のストレージノードコンタクト１の斜め隣に位置する第２のストレージノードコンタクト１０１とを結ぶ直線が延びる方向に延びている。 - 特許庁

An input attenuator 22 comprises: a first input circuit 215 having an RF_IN+ terminal; a first node; a transmission line TL3; a DC blocking capacitor Cbl3; a second node; a third node; and an output terminal coupled in series.例文帳に追加

入力減衰器２２は、直列結合されているＲＦ＿ＩＮ＋端子、第１のノード、伝送線路ＴＬ３、直流遮断キャパシタＣｂｌ３、第２のノード、第３のノード、及び出力端子を有する第１の入力回路２１５を有する。 - 特許庁

Because an intermediate medium node 42 is positioned between a driver node 32 and a follower node 26, when an operation part 4 is rotated in a counterclockwise direction while being pressed down, a power is transmitted and a ground line holding plate 22 moves upward.例文帳に追加

原動節３２と従動節２６との間に中間媒介節４２が位置付けられるので、操作部４を下方に押し下げながら反時計方向に回転させると動力が伝達され、アース線保持板２２が上昇する。 - 特許庁