「node line」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Each control node of the first and the second read transistors RT1, 2 is connected to a read word line RWL, and each control node of the first and the second write transistors WT1, 2 is connected to a write word line WWL.例文帳に追加

第１及び第２読み出しトランジスタＲＴ１,２の各制御ノードが読み出しワード線ＲＷＬに接続され、第１及び第２書き込みトランジスタＷＴ１,２の各制御ノードが書き込みワード線ＷＷＬに接続されている。 - 特許庁

To provide a monitor control method and system for node devices interconnected via a terminal line and an ATM network and a node device where monitor control is quickly applied to a fault in a monitor line before the fault is recovered.例文帳に追加

端末回線及びATM網を介して互いに接続されるノード装置間の監視制御方法及びシステム並びにノード装置において、監視回線が異常になった場合、その異常が回復する前に迅速に監視制御を可能にする。 - 特許庁

The semiconductor device includes a first inverter circuit, a second inverter circuit in which an output node is connected to an input node of the first inverter circuit while the input node is connected to the output node of the first inverter circuit, and a first access transistor in which one of a source and a drain is connected to the output node of the first inverter circuit while the other connected to a bit line.例文帳に追加

第１インバータ回路と、出力ノードが前記第１インバータ回路の入力ノードに接続され、入力ノードが前記第１インバータ回路の出力ノードに接続された、第２インバータ回路と、ソース及びドレインの一方が前記第１インバータ回路の出力ノードに接続され、他方がビット線に接続された、第１アクセストランジスタとを具備する。 - 特許庁

Also, the device has a common line path transistor PT connected between a bit line BL and a supply node of the prescribed voltage, and drive circuits 5, 10A, 12 driving the memory cell by controlling each of a BL voltage, a PL voltage, a prescribed voltage, and a voltage of a control node of the common line path transistor PT.例文帳に追加

ビット線ＢＬと所定電圧の供給ノード間に接続された共通線パストランジスタＰＴと、ＢＬ電圧、ＰＬ線電圧、所定電圧、および、共通線パストランジスタＰＴの制御ノードの電圧をそれぞれ制御して、メモリセルを駆動する駆動回路５,１０Ａ,１２と、を有する。 - 特許庁

The switch transistor 31 connects the data holding node MD of a storage circuit 10 and an output wiring line-driving transistor control line DR based on the control signal of a reading word line/RWL0.例文帳に追加

スイッチ用トランジスタ３１は、読み出しワード線/ＲＷＬ０の制御信号によって記憶回路１０のデータ保持ノードＭＤと出力配線駆動用トランジスタ制御線ＤＲとを接続する。 - 特許庁

The optical signal output from the optical information transmitter of one optical connection node is transmitted to the optical information receiver of one of the other optical connection node through the optical transmission line network 500.例文帳に追加

１つの光接続ノードの光情報送信部から出力された光信号は、他の１つの光接続ノードの光情報受信部へ、光伝送路網５００を介して伝送される。 - 特許庁

A node unit 1 is provided with a plurality of bridge protocol processing sections 17-1 to 17-m in the inside, so that a plurality of bridge protocols can be processed in a transmission line connected to a single node unit.例文帳に追加

ノード装置１の内部に複数のブリッジプロトコル処理部１７−１〜１７−ｍを設け、一つのノード装置に接続される伝送路内で、複数のブリッジプロトコルを処理できるようにする。 - 特許庁

The communication master device transmits a communication frame having an arranged field in which data to be given to each node is stored in order of the node located from the farthest from the communication master device in the line topology.例文帳に追加

通信マスタ装置は、ライントポロジー上で通信マスタ装置から遠方に位置する順に、各ノードに与えるべきデータが格納されるフィールドが配置された通信フレームを送出する。 - 特許庁

The first node of the first memory cell which is one of the memory cells and the first node of the memory cell adjoining the first memory cell in the first direction side along the second axis are connected to the same bit line.例文帳に追加

メモリセルの１つである第１メモリセルの第１ノードと、第１メモリセルと第２軸に沿った第１方向側で隣接するメモリセルの第１ノードとは、同じビット線と接続される。 - 特許庁

Consequently, a writing current I_EL is allowed to flow from a node NC into a power supply node N5, successively through a pixel 25P, a data line DL, the PMOSFET Q2P, and a resistor element R0.例文帳に追加

その結果、ノードＮＣから、画素２５Ｐ、データ線ＤＬ、ＰＭＯＳＦＥＴＱ２Ｐ、及び抵抗素子Ｒ０をこの順に介して、電源ノードＮ５に書き込み電流Ｉ_ELが流れる。 - 特許庁

Functionally, this additional circuit element separates a latch node from bit line capacitance being comparatively large during write-in operation, and is operated so that the latch node can change a state more quickly.例文帳に追加

機能的には、この追加の回路素子は書込動作中の比較的大きなビット線キャパシタンスからラッチノードを分離させ、ラッチノードがより早く状態を変化できるように働く。 - 特許庁

The root node 50A maps a remote memory 602 to a memory window 603B in response to the request, and instructs the leaf node 50B on memory mapping via a communication line 51.例文帳に追加

ルートノード５０Ａは、当該要求に応じて、メモリウィンドウ６０３Ｂに対してリモートメモリ６０２Ｃをマッピングし、通信回線５１を介してリーフノード５０Ｂに対してメモリマッピングを指示する。 - 特許庁

Further, the NMOS 17 normally set to be in an OFF state is connected between the internal node N1 and a ground line 15.例文帳に追加

更に内部ノードＮ１と接地線１５間には、常時オフ状態に設定されたＮＭＯＳ１７が接続されている。 - 特許庁

An optical switch control section 122 of a node 10A randomly selects an input/output port connected to a line dealing section 11.例文帳に追加

ノード１０Ａの光スイッチ制御部１２２は、回線対応部１１につながる入出力ポートをランダムに選択する。 - 特許庁

Preferably, the relationship of a thickness of the deodorization filter component (D) and a length of the node line (L) is regulated to be 1<L/D<1.2.例文帳に追加

好ましくは、脱臭フィルター部材の厚み（Ｄ）とノードラインの長さ（Ｌ）との関係が、１＜Ｌ／Ｄ＜１．２の範囲である。 - 特許庁

Bit line contact opening 228 and node contact opening 240 are formed in self- alignment to each plug.例文帳に追加

ビット線接触開口部２２８およびノード接触開口部２４０は各プラグに対して自己整合的に形成される。 - 特許庁

When the fuse is blown-out, the level of the first node is fixed to the level of a second power source line after the first period.例文帳に追加

ヒューズが溶断されている場合、第１期間後に第１ノードのレベルは、第２電源線のレベルに固定される。 - 特許庁

One of the source and the drain of the dummy cell transistor is connected to the bit line while the other is connected to the current node.例文帳に追加

ダミーセルトランジスタのソース及びドレインの一方はビット線に接続され、その他方は電流ノードに接続されている。 - 特許庁

In a gate line drive circuit 12, all wires or the like, constituting a node A, are arranged on the outside of a sealing material 11.例文帳に追加

ゲート線駆動回路１２は、ノードＡを構成する配線等が全てシール材１１よりも外側に配置されている。 - 特許庁

When the charge line CL is driven to the "H" level from the "L" level, the potential of the storage node SN rises further (period β).例文帳に追加

チャージ線ＣＬが「Ｌ」レベルから「Ｈ」レベルへ駆動されと、ストレージノードＳＮの電位はさらに上昇する（期間β）。 - 特許庁

In a reading mode, the other CMOS inverter connected to a reading input line controls a signal at the common node.例文帳に追加

読出モードの間に、読出入力線に接続された他のＣＭＯＳインバータは、共通ノードにおける信号を制御する。 - 特許庁

A media gateway adopts an NNI(network Node Interface) employing an individual line signal system for an interface with a switching node, receives an individual line control signal extracted from an NNI individual line, assembles the signal into packets, transfers a signaling gateway arranged on an IP network and conducting common line signal termination and the signaling gateway terminates the individual line signal.例文帳に追加

メディアゲートウェイ装置が、交換ノードとのインタフェースに、個別線信号方式を使用したＮＮＩ（ネットワークノードインタフェース）を収容し、ＮＮＩ個別線から抽出した個別線制御信号を受け取り、パケット化して前記ＩＰ網から、ＩＰ網に配置され共通線信号終端を行うシグナリングゲートウェイ装置宛に転送し、シグナリングゲートウェイ装置で個別線信号を終端する。 - 特許庁

To provide a content distribution storage system, a content storage method, a node device and a node processing program, allowing prevention of congestion of a communication line by a download by reducing access concentration on the node device storing a replica.例文帳に追加

レプリカを保存しているノード装置へのアクセス集中を低減し、ダウンロードにより通信回線が混雑することを防止することが可能なコンテンツ分散保存システム、コンテンツ保存方法、ノード装置、及びノード処理プログラムを提供することを課題とする。 - 特許庁

The phase-change memory element includes a word line extended in one direction on a substrate, a first semiconductor pattern disposed on the word line, a node electrode disposed on the first semiconductor pattern, a Schottky diode formed between the first semiconductor pattern and the node electrode, and a phase-change resistor disposed on the node electrode.例文帳に追加

基板上に一方向に延伸しているワードラインと、ワードライン上に位置する第１半導体パターンと、第１半導体パターン上に位置するノード電極と、第１半導体パターンとノード電極との間に形成されたショットキーダイオードと、ノード電極上に位置する相変化抵抗体と、を備える半導体メモリ素子。 - 特許庁

Among the node devices 150-1 through 150-8, a set of terminal node devices 150-1 and 150-4 which perform a transmission source and a transmission destination of data comprises a failure detecting unit which detects an occurrence of failure in a line 200 corresponding to two-line paths set between the node devices 150-1 and 150-4.例文帳に追加

ノード装置１５０−１〜１５０−８のうちデータの送信元および送信先となる一対の終端のノード装置１５０−１，１５０−４は、ノード装置１５０−１，１５０−４間に設定される２系統のパスに係る回線２００の障害の発生を検出する障害検出部を備える。 - 特許庁

Thus, the difference of currents (common node noise) flowing to lines can be reduced and as a result, hum can be prevented from being induced to the transmission line (signal line Ld).例文帳に追加

そのため、各線に流れる電流（コモンモードノイズ）の差を低減することができ、その結果、伝送線路（信号線Ｌｄ）にハムが誘導されるのを防ぐことができる。 - 特許庁

In the PMOS transistor 10, a source terminal is connected to a bit line BL, a drain terminal is connected to a data storage node Na, and a gate terminal is connected to a word line WL.例文帳に追加

ＰＭＯＳトランジスタ１０は、ソース端子がビット線ＢＬに接続され、ドレイン端子がデータ・ストレージノードＮaに接続され、ゲート端子がワード線ＷＬに接続される。 - 特許庁

The transistor QN5 has a source and a drain that are connected to a read word line XRWL1 and a read bit line RBL1, and a gate that is connected to a storage node n1.例文帳に追加

トランジスタＱＮ５は、ソースとドレインがリードワード線ＸＲＷＬ１とリードビット線ＲＢＬ１に接続されており、ゲートが記憶ノードｎ１に接続されている。 - 特許庁

When it becomes the writing period of luminance data and a scanning line SL is turned on, a data voltage Vdata corresponding to the luminance data applied to a data line DL is applied to the node A.例文帳に追加

輝度データの書込期間になり、走査線ＳＬがオンになると、データ線ＤＬに印加されている輝度データに応じたデータ電圧ＶｄａｔａがノードＡに加えられる。 - 特許庁

Also, the extraction means compares the on-line rate or conduction rate of each node to extract the specific number of nodes whose on-line rate or conduction rate is relatively high.例文帳に追加

また、抽出手段は、各ノードのオンライン率または通電率を比較することで、オンライン率または通電率が相対的に高い特定数のノードを抽出する。 - 特許庁

Transistor QN13 is connected between the node NX and the bit line BL and becomes conductive when the potential of the bit line BL becomes lower than the grounding potential GND.例文帳に追加

トランジスタＱＮ１３は、ノードＮＸとビット線ＢＬとの間に接続されビット線ＢＬの電位が接地電位ＧＮＤよりも低くなった場合に導通する。 - 特許庁

Transistor QP 13 is connected between the node NY and the bit line BL and becomes conductive when the potential of the bit line BL becomes higher than the grounding potential GND.例文帳に追加

トランジスタＱＰ１３は、ノードＮＹとビット線ＢＬとの間に接続されビット線ＢＬの電位が接地電位ＧＮＤよりも大きくなった場合に導通する。 - 特許庁

To avoid lacking and overlapping in node information, caused by a different additional-line-information operating rule in line trace of a path established across a plurality of domains.例文帳に追加

複数のドメインに跨って確立されたパスの経路トレースにおいて経路情報追加の運用ルールが異なることによるノード情報の欠落および重複を回避する。 - 特許庁

Since it is enough for a node of the present invention only to detour traffic to a fault line and it is not necessary to detour traffic to a normal physical line within a logical line, thereby suppressing to a minimum communication quality deterioration in the case of line fault.例文帳に追加

本発明のノードは、障害回線へのトラフィックだけを迂回すれば良く、論理回線内の正常な物理回線へのトラフィックを迂回する必要が無いため、回線障害時の通信品質劣化を最小限に抑えることができる。 - 特許庁

A first common node N11 is connected to a first set line SET1 to which read-out voltage is applied, a second common node N12 is connected to a first set line SET1 and a gate electrode of a first read-out transistor Q16.例文帳に追加

第１の共通ノードＮ１１は、読み出し電圧が印加される第１のセット線ＳＥＴ１に接続され、第２の共通ノードＮ１２は、第１のリセット線ＲＳＴ１及び第１の読み出しトランジスタＱ１６のゲート電極に接続されている。 - 特許庁

A first drive circuit responds to the activation of an output signal of the first differential amplifier and connects an output node to a high power supply line, responds to the activation of the output signal of the second differential amplifier and connects the output node to a low power supply line.例文帳に追加

第１駆動回路は、第１差動増幅器の出力信号の活性化に応答して出力ノードを高電源線に接続し、第２差動増幅器の出力信号の活性化に応答して出力ノードを低電源線に接続する。 - 特許庁

At a TP1, a scanning line 210 becomes on potential (Von), the extinction preparation signal (Vpre-ers) of a data line 310 is given to a first node 650 which is the gate terminal of a driving transistor, and potential of the first node 650 rises.例文帳に追加

ＴＰ１において、走査線２１０がオン電位（Ｖｏｎ）となり、データ線３１０の消光準備信号（Ｖｐｒｅ−ｅｒｓ）が駆動トランジスタのゲート端子である第１ノード６５０に与えられ、第１ノード６５０の電位が上昇する。 - 特許庁

In the optical bidirectional line switch ring (BLSR) transmission system, a user sets squelch information with the cross connect setting in a transmitting source node A, the transmitting source node A transmits the squelch information to a passage node B, the passage node B automatically performs setting of cross connect and construction of a squelch table on the basis of the squelch information.例文帳に追加

光双方向ラインスイッチリング（ＢＬＳＲ）伝送システムにおいて、送信元ノードＡではユーザーがクロスコネクト設定とともにスケルチ情報を設定し、送信元ノードＡが該スケルチ情報を通過ノードＢに送信し、通過ノードＢは該スケルチ情報を基にクロスコネクトの設定及びスケルチテーブルの構築を自動的に行う。 - 特許庁

The current drive circuit which supplies a signal current to a node of a circuit driven through a signal line is provided with a precharging means of supplying a precharging voltage to the node through the signal line, and the precharging means has a supply means of supplying the precharging voltage to the node and the signal line prior to the supply of the signal current.例文帳に追加

駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有する。 - 特許庁

The current driving circuit which supplies a signal current to a node of a circuit to be driven through a signal line is provided with a precharging means of supplying a precharging voltage to the node through the signal line, and the precharging means has a supply means of supplying the precharging voltage to the node and signal line prior to supply of the signal current.例文帳に追加

駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有する。 - 特許庁

When a DC voltage Vdc is applied from a power source to a signal line 131, the signal line 131 generates a standing wave on the signal line 131 whose length is 3/4 of a wavelength of the signal wave, the standing wave having a starting end connected to the power source as a node and having a terminated end as an antinode.例文帳に追加

信号線１３１は、電源から直流電圧Ｖｄｃが印加されると、電源に接続された始端を節とし、終端を腹とする４分の３波長の定在波を発生させる。 - 特許庁

The semiconductor device is provided with word lines, bit line pairs, memory cells 1, bit line pre-charge circuits 2, and write amplifiers 3, and further dummy word lines, dummy bit line pairs, dummy memory cells 1a to 1c, and a memory sell storage node detection circuit 6.例文帳に追加

半導体記憶装置は、ワード線、ビット線対、メモリセル１、ビット線プリチャージ回路２、およびライトアンプ３に加えて、ダミーワード線、ダミービット線対、ダミーメモリセル１ａ〜ｃ、およびメモリセル記憶ノード検知回路６を備える。 - 特許庁

In a memory cell of a writing target, a source line is precharged to a predetermined voltage level, and in a state in which a drain line is combined with a grounding node (step SP 1), threshold level verify voltage is supplied to a word line (step SP 2).例文帳に追加

書込対象のメモリセルにおいて、ソース線を所定電圧レベルにプリチャージし、ドレイン線を接地ノードに結合した状態で（ステップＳＰ１）、ワード線に、しきい値ベリファイ電圧を供給する（ステップＳＰ２）。 - 特許庁

The transistor Tr1 that is turned into an on state during a data writing period is disposed between the node Z12 and a data line 14.例文帳に追加

また、ノードＺ１とデータ線１４との間にはデータ書込期間においてオン状態となるトランジスタＴr1が設けられている。 - 特許庁

Then, this gateway device (d) authenticates the subscriber by accessing a service control node (f) to be utilized for a line exchange service.例文帳に追加

そして、このゲートウェイ装置ｄは、回線交換サービスで利用するサービス制御ノードｆにアクセスし、加入者の認証を行う。 - 特許庁