「node line」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The disk array unit is formed of the plurality of nodes, and includes a control unit which executes power source control of other node based on power source control information set at one of the nodes by inter-node communication executed through a common signal line which connects each node.例文帳に追加

複数のノードにより構成されたディスクアレイ装置であって、ノードのそれぞれを接続する共通信号線を介して行われるノード間通信により、ノードの一つに設定された電源制御情報に基づき他のノードの電源制御を行う制御手段を含む。 - 特許庁

That is, a node text (node identification information) is imparted to each of a plurality of power terminals corresponding to a plurality of power lines, each the power line connected to each the power terminal is extracted with the node text as a base point, and the short circuit verification or the open circuit verification between the power lines is performed.例文帳に追加

これは、複数の電源ラインに対応する複数の電源端子のそれぞれにノードテキスト（ノード識別情報）を付与し、ノードテキストを基点に各電源端子に接続された各電源ラインを抽出するとともに、各電源ライン間のショート検証、オープン検証を行う。 - 特許庁

Supposing that a breakage fault of one side line of the branch lines of a node 1 takes place and a node 2 is a victim, the nodes 1, 2 cannot receive a status information notice from a main master node 6, discriminate the occurrence of a communication fault, inhibit communication stoppage discrimination and thereafter stop the CAN communication.例文帳に追加

ノード１の支線が片側断線した故障状態となり、ノード２が被害を受けている状態になったとすると、ノード１、２はメインマスタノード６からのステータス情報通知を受けることができず、通信異常と判定し、通信途絶判定を禁止した後、ＣＡＮ通信をストップする。 - 特許庁

A threshold detection method for detecting threshold values of a nonvolatile semiconductor memory cell comprises performing bit line sensing at two different timings during discharge of a memory cell bit line BL or a SEN node corresponding to the bit line BL while the potential of a memory cell word line WL is kept constant.例文帳に追加

不揮発性半導体メモリセルの閾値を検出するためのメモリセルの閾値検出方法であって、メモリセルのワード線ＷＬの電位を一定に保持している間に、メモリセルのビット線ＢＬ又は該ビット線ＢＬに対応するＳＥＮノードの放電中に異なる２つのタイミングでビット線センスを行う。 - 特許庁

In a solid state imaging apparatus of this embodiment, an output signal line voltage control unit 3 is provided with an output signal line voltage control transistor 24 which has a gate having bias voltage BIAS applied thereto, a source connected with an output signal line 12, and a drain connected with an output signal line voltage control unit power node AVDD.例文帳に追加

実施形態の固体撮像装置では、出力信号線電圧制御部３は、ゲートにバイアス電圧BIASが印加され、ソースが出力信号線１２に接続され、ドレインが出力信号線電圧制御部電源ノードAVDDに接続される出力信号線電圧制御トランジスタ２４を備える。 - 特許庁

Furthermore, the inverter circuit 1 includes a P-type MOS transistor 17 connecting a node 14 of the P-type MOS transistors 10 and 11 and the input signal line 19, and an N-type MOS transistor 18 connecting a node 15 of the N-type transistors 12 and 13 and the input signal line 19.例文帳に追加

また、インバータ回路１は、Ｐ型ＭＯＳトランジスタ１０，１１の接続点１４と入力信号線１９とを接続するＰ型ＭＯＳトランジスタ１７と、Ｎ型トランジスタ１２，１３の接続点１５と入力信号線１９とを接続するＮ型ＭＯＳトランジスタ１８とを有している。 - 特許庁

Only during the activation of the drive capacity control signal, a second drive circuit responds to the activation of the output signal of the first differential amplifier and connects the output node to the high power supply line, responds to the activation of the output signal of the second differential amplifier and connects the output node to the low power supply line.例文帳に追加

第２駆動回路は、駆動能力制御信号の活性化期間にのみ、第１差動増幅器の出力信号の活性化に応答して出力ノードを高電源線に接続し、第２差動増幅器の出力信号の活性化に応答して出力ノードを低電源線に接続する。 - 特許庁

A SRAM memory cell 1 comprises two N channel MOS transistors 13, 13' connected in series between a storage node N1 and a line of a ground potential GND and two N channel MOS transistors 14, 14' connected in series between a storage node N2 and a line of a ground potential GND.例文帳に追加

ＳＲＡＭのメモリセル１は、記憶ノードＮ１と接地電位ＧＮＤのラインとの間に直列接続された２つのＮチャネルＭＯＳトランジスタ１３，１３′と、記憶ノードＮ２と接地電位ＧＮＤのラインとの間に直列接続された２つのＮチャネルＭＯＳトランジスタ１４，１４′とを含む。 - 特許庁

A capacity value of the variable capacitance capacitor C is varied in accordance with a voltage level of the storage node SN at the time of data holding, and voltage of the storage node is boosted by applying high level voltage from the read-out word line RWL.例文帳に追加

可変容量キャパシタＣは、データ保持時のストレージノードＳＮの電圧レベルに応じて容量値が変化し、読み出しワード線ＲＷＬへのハイレベル電圧の印加によりストレージノードの電圧を昇圧する。 - 特許庁

The transistor Q1 being a charge transfer gate controls connection between the bit line BL and a sense node NS in accordance with a potential V1 being transfer control voltage, and the transistor Q2 amplifies a signal of the sense node NS.例文帳に追加

電荷転送ゲートであるトランジスタＱ１は転送制御電圧である電位Ｖ１に応じてビット線ＢＬとセンスノードＮＳとの間の接続を制御し、トランジスタＱ２はセンスノードＮＳの信号を増幅する。 - 特許庁

A comparator 20 compares a voltage level transmitted to the node 1 with the voltage level of a node N2 connected to a thermistor element line 7 and outputs the result of comparison to a heater control part 400 as a detection signal DTA.例文帳に追加

コンパレータ２０は、ノードＮ１に伝達された電圧レベルと、サーミスタ素子線７と接続されるノードＮ２の電圧レベルとを比較して比較結果を検知信号ＤＴＡとしてヒータ制御部４００に出力する。 - 特許庁

To simplify and speed up a communication route management between respective node devices in a communication system in which one or more node devices are connected mutually through a transmission line and a plurality of repeaters connected thereto.例文帳に追加

１以上のノード機器が各々に接続された複数の中継器を伝送路を介して相互に接続して構成された通信システムにおいて、各ノード機器間の通信の経路管理を簡略化および迅速化する。 - 特許庁

When a faulty virtual path takes place in a line network nodes 2 and 3 in an asynchronous transfer mode ATM consisting of nodes 1-4, a Sender 3 of a path receiver side node broadcasts a reservation message to a Tandem 1 (4) of an adjacent node.例文帳に追加

ノード１〜４からなるＡＴＭ網において、ノード２−３間のリンクで障害仮想パス（ＶＰ）が発生したとすると、パス受信側ノードのSender３は予約メッセージを隣接ノードのTandemにブロードキャスト（同報通信）する。 - 特許庁

In a storage node SN after a hole is once discharged, a repeated storage of the hole is started by a GIDL current from a source line SL, and the potential of the storage node SN rises (period α) toward the "H" level.例文帳に追加

ホールを一旦放出した後のストレージノードＳＮには、ソース線ＳＬからのＧＩＤＬ電流によりホールの再蓄積が開始され、ストレージノードＳＮの電位は「Ｈ」レベルに向けて上昇する（期間α）。 - 特許庁

In the bit line BLB, a potential is reduced a little since a minus charge accumulated in a capacitor CB flows therein via the memory node NB.例文帳に追加

ビット線ＢＬＢは、キャパシタＣＢに蓄積されていたマイナス電荷が記憶ノードＮＢを介して流入することにより、電位が少し下がる。 - 特許庁

To speedily reset a node device at a distant place without requiring any etra hardware and without wasting line resources or increasing communication costs.例文帳に追加

余分なハードウェアを必要とせず、かつ回線リソースの浪費や通信コスト増大もなく、遠隔地にあるノード装置を迅速にリセット可能にする。 - 特許庁

To efficiently use a band of a transmission line and to improve an understanding rate of communication, in relation to a node station device of a ring network and its communication processing device.例文帳に追加

リングネットワークのノード局装置及びその通信処理方法に関し、伝送路の帯域を効率よく使用し、通信の疎通率を高める。 - 特許庁

Thus, since the path is switched by only connecting a line on the port side of the node device for switching the path, switching is speedy and highly reliable.例文帳に追加

このようにパスを切り替えるノード装置のポート側の回線を接続するだけでパスの切り替えを行うので、迅速で信頼性も高い。 - 特許庁

To provide the network system where a node exclusively for line concentration for each ring system is not required, the changeover switch is simplified and the cost is reduced by the share.例文帳に追加

各リングシステム毎に集線専用のノードを必要とせず、構成が簡素でその分コストも安価で済むネットワークシステムを提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device which is conformable to prevent a bit line hard mask from damaging in the case of storage node contact etching.例文帳に追加

ストレージノードコンタクトエッチングの際、ビットラインハードマスクが損傷することを防止するのに適合した半導体素子の製造方法を提供する。 - 特許庁

For this reason, a potential, obtained by superimposing the charging voltage of the capacitor C12 on the potential of the positive supply line LP, appears at an output node OUT1.例文帳に追加

そのため、出力ノードＯＵＴ１には、コンデンサＣ１２の充電電圧を正供給線ＬＰの電位に重畳した電位が現れる。 - 特許庁

Then, the target traveling lane to a parking space is generated on the basis of the learning node line γ, and the self vehicle 1 can be automatically driven.例文帳に追加

そして、この学習ノード列γに基づいて駐車スペースまでの目標進行路を生成し自車両１を自動操縦制御させる。 - 特許庁

A sense node SA is connected to a selected bit line BL of a memory cell array 1 through a NMOS transistor QN1 for clamp and a column 2.例文帳に追加

センスノードＳＡは、クランプ用ＮＭＯＳトランジスタＱＮ１を介し、カラム２を介して、メモリセルアレイ１の選択されたビット線ＢＬに接続される。 - 特許庁

A master node transmits a second control frame for controlling a network periodically and monitors whether other blocking nodes exist in a transmission line.例文帳に追加

マスタノードが、定期的に網制御用の第２の制御フレームを送信し、伝送路内にブロッキングしている他のノードが存在するかを監視する。 - 特許庁

When a corresponding word line is activated, the node N2 is set to the ground voltage Vss in a state in which the transistor 101 is turned on.例文帳に追加

対応するワード線を活性化する場合には、トランジスタ１０１がターンオンされた状態でノードＮ２が接地電圧Ｖｓｓに設定される。 - 特許庁

A switch element Qa conducts the first voltage line to a signal node Na by setting the voltage of a control terminal Ga to the second voltage side.例文帳に追加

スイッチ素子Ｑａは、制御端子Ｇａを第２電圧側に電圧設定することで、第１電圧ラインを信号ノードＮａに導通させる。 - 特許庁

A sense amplifier determines a logic held in the real memory cell according to a voltage of the real read line varied with a voltage generated in the connection node.例文帳に追加

センスアンプは、接続ノードの電圧により変化するリアル読み出し線の電圧に応じてリアルメモリセルに保持されている論理を判定する。 - 特許庁

A first transistor has one end and a gate connected to a first power supply line provided with a supply voltage, and the other end connected to a first node.例文帳に追加

第１トランジスタは、電源電圧が供給される第１電源線に一端とゲートとが接続され、他端が第１ノードに接続される。 - 特許庁

The power line communication system is constituted of the plurality nodes 12, 14, 16, 18 connected to a power line 10, transmits data from one node 12 and in that case, transmits the data by attaching information indicating n-th transmission of the data.例文帳に追加

電力線１０に接続された複数のノード１２，１４，１６，１８から成り、一方のノード１２からデータを送信し、その際データの何回目の送信かを示す情報を添付して送信する。 - 特許庁

To obtain an on-line definition sufficiently matched with the practical execution of communication up to buffer length and a monitoring timer value in addition to a network node constitution in the method for checking the network definition in an on-line system.例文帳に追加

オンラインシステムのネットワーク定義チェック方法において、ネットワークノード構成だけでなく、バッファ長、監視タイマ値まで、実際に通信を行うために十分な整合性のとれたオンライン定義を提供する。 - 特許庁

Also, a local bit line 14a is connected respectively to one side of a terminal connected to a complementary storage node of each memory cell 13 and a local bit line 14b is connected respectively to the other side of the terminal commonly.例文帳に追加

また、各メモリセル１３の、相補の記憶ノードにつながる端子の一方にはそれぞれローカルビット線１４ａを接続し、端子の他方にはそれぞれローカルビット線１４ｂを共通に接続する。 - 特許庁

The first transistors (Q21, Q41) connect the gates to a first bit line (BL) and apply a predetermined voltage (H level) to the second node (N2) in response to the voltage of the first bit line at the write-in of data.例文帳に追加

第１トランジスタ（Ｑ２１、Ｑ４１）は、第１ビット線（ＢＬ）にゲートを接続し、データ書き込み時の第１ビット線の電圧に応答して所定の電圧（Ｈレベル）を第２ノード（Ｎ２）に印加する。 - 特許庁

The means WD sets a higher control voltage for reading to a memory transistor, that is farther away from the node between the line MSL and the line SSL1 or SSL2 to which such memory transistor, is connected.例文帳に追加

読み出し駆動手段ＷＤは、主線ＭＳＬと副線ＳＳＬ１またはＳＳＬ２との接続箇所からメモリトランジスタの距離が遠いほど読み出し時の制御電圧を高く設定する。 - 特許庁

One electrode of the variable capacitance capacitor C is connected to a storage node SN, and the other electrode is connected to a control line ( read-out word line RWL) to which high level voltage is applied at the time of data output.例文帳に追加

可変容量キャパシタＣは、ストレージノードＳＮに一方電極が接続され、データ出力時にハイレベル電圧が印加される制御線（読み出しワード線ＲＷＬ）に他方電極が接続されている。 - 特許庁

For the sense amplifier circuit group 5, a decoupling capacitor 10 is coupled with a sense power supply line 3 and this sense power supply line 3 is coupled selectively with the power supply node GND depending on the operation mode of the sense amplifier.例文帳に追加

センスアンプ回路群（５）に対し、センス電源線（３）にデカップリング容量（１０）を結合し、このセンス電源線（３）をセンスアンプの動作モードに応じて選択的に電源ノード（ＧＮＤ）と結合する。 - 特許庁

The semiconductor device is connected with a first input line Vin1, and the protection element is connected between a first node N1 positioned between the semiconductor device and the first input line and grounding potential.例文帳に追加

半導体素子は第１の入力線Ｖｉｎ１と接続されており、半導体素子と第１の入力線との間に位置する第１のノードＮ１と接地電位との間に保護素子が接続されている。 - 特許庁

To provide a transmission line capable of suppressing the increase of a wiring area, and transmitting phase-aligned signals from a common node to a plurality of branch nodes, and to provide an amplifier circuit and a communication device equipped with the transmission line.例文帳に追加

配線面積の増大を抑え、共通ノードから複数の分岐ノードへ位相の揃った信号を伝送できる伝送線路と、これを備える増幅回路および通信装置を提供する。 - 特許庁

A switch element contact-connects the control terminal Ga to the second voltage line in a first contact state and contact-connects the signal node Na to the second voltage line in a second contact state.例文帳に追加

スイッチ部品は、第１接点状態において制御端子Ｇａを第２電圧ラインに接点接続し、第２接点状態において信号ノードＮａを第２電圧ラインに接点接続する。 - 特許庁

In a test operation, a potential difference between the bit-line pair BLm, NBLm is reduced by grounding the bit-line BLm conducting to an H-side memory holding node of a memory cell Mn_m.例文帳に追加

テスト動作時において、メモリセルＭｎ＿ｍのＨ側記憶保持ノードと導通するビット線ＢＬｍを所定時間接地することによって、ビット線対ＢＬｍ，ＮＢＬｍ間の電位差を小さくする。 - 特許庁

A word line driver WDa activates the word line W with a lower potential (Vcc-Vt) than a supply potential (Vcc) of the memory cell MC at the time of the initial stage of conduction between this node and the bit lines B, /B.例文帳に追加

ワード線ドライバＷＤａは、このノードとビット線Ｂ及び／Ｂとの導通初期、メモリセルＭＣの給電電位（Ｖｃｃ）よりも低い電位「Ｖｃｃ−Ｖｔ」にてワード線Ｗを活性化する。 - 特許庁

In response to activation of a 2nd scanning line 6, a potential- applying circuit 31 electrically connects either of a write reference potential supply line 7 or a common potential supply line 8, according to the potential of the node N1 to a pixel electrode Npx.例文帳に追加

電位印加回路３１は、第２の走査線６の活性化に応答して、書込基準電位供給線７と共通電位供給線８のうちの、ノードＮ１の電位に応じた一方を画素電極Ｎｐｘと電気的に結合する。 - 特許庁

The second transistors (Q22, Q42) connect the gates to a second bit line (XBL) which is complementarily related to the first bit line, and apply the predetermined voltage (H level) to the first node (N1) in response to the voltage of the second bit line (XBL) at the write-in of data.例文帳に追加

第２トランジスタ（Ｑ２２、Ｑ４２）は、第１ビット線と相補の関係にある第２ビット線（ＸＢＬ）にゲートを接続し、データ書き込み時の第２ビット線（ＸＢＬ）の電圧に応答して所定の電圧（Ｈレベル）を第１ノード（Ｎ１）に印加する。 - 特許庁

Then, the data line 310 is switched to potential (Vers) of an extinction signal, the first node 650 is lowered to the potential (Vers) of the extinction signal, and potential of the second node 660 is lowered by the coupling from the holding capacitor.例文帳に追加

そして、データ線３１０が消光信号の電位（Ｖｅｒｓ）に切り替わり、第１ノード６５０が消光信号の電位（Ｖｅｒｓ）まで低下するとともに、第２ノード６６０の電位が保持容量からのカップリングにより低下する。 - 特許庁

The device is provided with a plurality of first switch circuits coupling electrically one end side of each bit line and the first shared node respectively and a second switch circuit coupling electrically the other end side and the second shared node respectively.例文帳に追加

各ビット線の一端側と第１の共有ノードとをそれぞれ電気的に結合するための複数の第１のスイッチ回路と、他端側と第２の共有ノードとをそれぞれ電気的に結合する複数の第２のスイッチ回路を設ける。 - 特許庁

A node 101(#B) uses a representative selection function at an ISDN exchange to select an ISDN line for backup through which bulk transfer for pluralities of B channels is executed from pluralities of ISDN lines set by a node 101 (#A).例文帳に追加

ノード１０１（＃Ｂ）は、ＩＳＤＮ交換網側の代表選択機能を用いて、ノード１０１（＃Ａ）に設定できる複数のＩＳＤＮ回線から、複数Ｂチャネルによるバルク転送が実施されるバックアップのためのＩＳＤＮ回線を選択する。 - 特許庁