「node line」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

When, for example, the resistance value of the load transistor 12 is varied in a state wherein an operating voltage Vin is applied to a control node which controls a channel, the detection transistor 11 varies an output line potential in timing corresponding to an accumulated charge amount in the charge accumulation region 101 according as the load resistance is varied.例文帳に追加

検出トランジスタ１１は、チャネルを制御する制御ノードに動作電圧Vinが印加された状態で、例えば負荷トランジスタ１２の抵抗値を変化させたときに、負荷抵抗の変化に従って、電荷蓄積領域１１の蓄積電荷量に応じたタイミングで出力線電位を変化させる。 - 特許庁

The tuner module for receiving TV broadcast includes: a PIN diode D1, wherein the anode is connected to an RF signal line side, and the cathode is connected to a ground potential; and a resistance element R1 provided between the anode of the PIN diode D1 and a voltage controllable voltage node A1 inside a module.例文帳に追加

アノードがＲＦ信号ライン側に接続され、カソードがグランド電位に接続されるＰＩＮダイオードＤ１と、ＰＩＮダイオードＤ１のアノードとモジュール内部の電圧制御可能な電圧ノードＡ１との間に設けられる抵抗素子Ｒ１とを備えるＴＶ放送受信用チューナモジュール。 - 特許庁

A program sense latch circuit PSL compares a threshold of a memory cell transistor detected through a bit line BL with a reference potential VR in verify-operation, changes a potential of the node NN3 in accordance with that a threshold becomes a value corresponding to multi value data, and indicates outputting a write blocking potential.例文帳に追加

一方、プログラムセンスラッチ回路ＰＳＬは、ベリファイ動作において、ビット線ＢＬを介して検知されるメモリセルトランジスタのしきい値と、参照電位ＶＲとを比較し、しきい値が多値データに対応する値となるのに応じて、ノードＮＮ３の電位を変更して、書込み阻止電位の出力を指示する。 - 特許庁

When the transistor M1 is conducted, transistors M1 and M2 are operated in a saturation area by a bias circuit which is outputted by a voltage output circuit 1, and the current of the node N2 also flows in a route from a power line VDD via the transistors M1 and M2 and the switch SW2.例文帳に追加

トランジスタＭ１が導通すると、電圧出力回路１が出力するバイアス電圧によりトランジスタＭ１およびＭ２が飽和領域で動作し、ノードＮ２の電流は、電源線ＶＤＤからトランジスタＭ１、Ｍ２およびスイッチＳＷ２を介した経路にも流れる。 - 特許庁

A buffer circuit of a CMOS configuration is connected between an output node N2 of a flip-flop circuit of a CMOS configuration and a 2nd bit line BL_R for reading data, and also a pair of control nodes N5, N6 of the buffer circuit is connected to a pair of word lines WL, /WL, respectively.例文帳に追加

ＣＭＯＳ構成のフリップフロップ回路の出力節点Ｎ２とデータ読み出し用の第２ビット線ＢＬ＿Ｒとの間にＣＭＯＳ構成のバッファ回路を接続するとともに、バッファ回路の一対の制御節点Ｎ５，Ｎ６を一対のワード線ＷＬ，／ＷＬにそれぞれ接続する。 - 特許庁

The change-over control circuit 18 operates with a supply of a supply voltage Vcc of +5 V from a supply line 30a and a ground 30b, and outputs change-over state signals So1 and So2 from output nodes Nb and Nc according to states of a change-over command signal Sin to be input in an input node Na.例文帳に追加

切替制御回路１８は、電源ライン３０ａ及びグランド３０ｂから＋５Ｖの電源電圧Ｖccの供給を受けて動作し、入力ノードＮａに入力される切替指令信号Ｓinの状態に応じて、出力ノードＮｂ、Ｎｃから切替状態信号Ｓo1、Ｓo2を出力する。 - 特許庁

The CMOS image sensor has a geometrical pixel layout configured of a photo detection element 22 consisting of two photodiodes Pd1, Pd2 and two turn-on transistors To, Te and of a conversion means 23 to allow a column line 24 to read an analog signal of a node Nd and a matrix-like two-dimensional layout is adopted for the elements.例文帳に追加

２個のフォトダイオードＰｄ１，Ｐｄ２と２個のターンオントランジスタＴｏ，Ｔｅからなる光検出素子２２と、ノードＮｄのアナログ信号をカラムライン２４に読み出すための変換手段２３との構成を幾何学的ピクセル配置として、この素子をマトリクス２次元配列にする。 - 特許庁

The initialization transistor 126 has its gate end G connected to the initialization scanning line 115ASL, its drain end D connected to the video signal 106HS, and its source end S connected to a connection point (node ND121) of the source end S of the driving transistor 121 and the other terminal of the holding capacitor 120.例文帳に追加

初期化トランジスタ１２６は、ゲート端Ｇを初期化走査線１１５ASL に接続し、ドレイン端Ｄを映像信号線１０６HSに接続し、ソース端Ｓを駆動トランジスタ１２１のソース端Ｓと保持容量１２０の他方の端子との接続点（ノードＮＤ１２１）に接続する。 - 特許庁

A sensor 170 installed in a power distribution system 100 measures a current, a current power factor, active power P, reactive power Q, and an node voltage V, and the like in a line, and sends information to an LDC parameter determination device 10 via a communication terminal station 180 and a communication network 190.例文帳に追加

配電系統１００に設置されたセンサ１７０は、線路の電流，電流力率，有効電力Ｐ，無効電力Ｑ，ノード電圧Ｖなどを測定し、通信端局１８０、通信ネットワーク１９０を介してＬＤＣパラメータ決定装置１０に情報を送る。 - 特許庁

When a line failure occurs on a network 1a, a host route indicating a forwarding destination of an IP address having a node of interest as a destination is additionally written into a routing table 30 of respective routers 12, 13 and 14 for each of nodes 6a, 6b and 6c belonging to the network 1a where the failure occurs.例文帳に追加

ネットワーク１ａの回線異常が発生したときに、各ルータ１２、１３、１４のルーティングテーブル３０に、回線異常が発生したネットワーク１ａに所属するノード６ａ、６ｂ、６ｃ毎に、該当ノードを宛先とするＩＰアドレスの転送先を示すホストルートを追加書込している。 - 特許庁

The network system consists of ring systems A, B, C, D and a relay common node device 20 connecting in common to ring lines 5a, 5b, 5c, 5d of the ring systems A, B, C, D, collects information from the ring lines 5a, 5b, 5c, 5d to relay it to a relay line 30.例文帳に追加

リングシステムＡ，Ｂ，Ｃ，Ｄと、該リングシステムＡ，Ｂ，Ｃ，Ｄの各リング回線５ａ，５ｂ，５ｃ，５ｄに対して共通に接続され、当該各リング回線５ａ，５ｂ，５ｃ，５ｄからの情報を集線して中継回線３０へと中継する中継用共通ノード装置２０とを具備して構成される。 - 特許庁

Input terminals of isolators ISO1-ISO3 are connected to unbalanced power output terminals (d) of directional couplers H1-H3, respectively and passing terminals (f) of the isolators ISO1-ISO3 are connected in common at a common node 31 via a transmission line.例文帳に追加

方向性結合器Ｈ１〜Ｈ３の各々の不平衡電力出力端子ｄに、アイソレータＩＳＯ１〜ＩＳＯ３の各入力端子を接続し、各アイソレータＩＳＯ１〜ＩＳＯ３の通過端子ｆを、伝送路を介して共通接続点３１にて共通接続する構成とする。 - 特許庁

According to such a structure, even if a line failure or the like occurs on a communication network monitored by a network management system 10, the polling node can be flexibly added or reduced by the instruction from the network monitoring part 10, and the reliability of network monitoring in the network failure is improved.例文帳に追加

これにより、ネットワーク管理システム１０が監視している通信ネットワーク上に回線障害等が発生しても、ネットワーク監視部１０からの指示で柔軟にポーリングノードを追加、削除することができ、ネットワーク障害時におけるネットワーク監視の信頼性の向上が図れる。 - 特許庁

Each node can transmit/ receive the packet in cycle time T and, cycle time T is divided to high-speed and low-speed packet areas, and the high-speed bit rate nodes 4 and 5 and low-speed bit rate nodes 3 and 6 connected by the data line 1 can be communicated only in the respectively allocated areas.例文帳に追加

各ノードはサイクルタイムＴでパケットの送受信が可能で、サイクルタイムＴが高速パケット域と低速パケット域とに分けられ、データライン１によって接続された高速ビットレートノード４，５および低速ビットレートノード３，６はそれぞれに割り当てられたパケット域でのみ通信可能である。 - 特許庁

The branch line node is provided with a 2nd wavelength separator that separates n-sets of the optical signals, n-sets of wavelength conversion repeaters that receive an optical signal with a wavelength λa and output respectively n-sets of optical signals and a 2nd wavelength multiplexer that multiplexes n-sets of the optical signals.例文帳に追加

支線ノードは、ｎ波の光信号を分離する第２の波長分離器と、波長λａの光信号を入力してｎ波の光信号をそれぞれ出力するｎ個の波長変換中継器と、ｎ波の光信号を多重化する第２の波長多重器とを備えている。 - 特許庁

This system is provided with a request outstanding buffer(ROB) for recording the data request, a remote access cache(RAC) for caching the result of a preceding memory request to a request node and a directory (20) for recording the whole state of a cache line inside the system.例文帳に追加

上記システムは、データ要求を記録するための要求未了バッファ（ＲＯＢ）と、要求ノードに対し先行するメモリ要求の結果をキャッシュするための遠隔アクセスキャッシュ（ＲＡＣ）と、システム内のキャッシュラインの全域的ステートを記録するためのディレクトリ（２０）とを含んでなる。 - 特許庁

Furthermore, when second data (0 data) are stored in a memory cell connected to the bit line, the first node is raised to a potential (VthPTR4-Vcc), at which a high potential level is subtracted from the threshold potential of the second electric charge transfer the MISFET (PTR4) or lower, and the read margin is improved.例文帳に追加

さらに、ビット線に接続されるメモリセルに第２データ（０データ）が記憶されている場合には、第１ノードを、第２電荷転送ＭＩＳＦＥＴ（ＰＴＲ４）の閾値電位から高電位レベルを引いた電位（ＶｔｈＰＴＲ４−Ｖｃｃ）以下の電位まで上昇させ、読み出しマージンの向上を図る。 - 特許庁

To promptly, efficiently and surely execute switching to a backup route, when a network fault, etc., is generated in a wide area network device constituted of an inter-LAN connecting device to connect between LANs and a WAN node to connect between the inter-LAN connecting devices by a WAN line.例文帳に追加

LAN10及び11同士を接続するLAN間接続装置20及び21と、該LAN間接続装置20及び21同士をWAN（中継）回線60で接続するWANノード40及び41とで構成された広域ネットワーク装置に関し、網障害等の発生時、バックアップルート71及び72への切替を迅速、効率的、且つ確実に実施する。 - 特許庁

A first semiconductor layer 11, a channel semiconductor layer 12, and a second conductive layer 13, which serves as the other source/drain region and further/serves as a storage node 26, too, are provided on a first impurity diffusion layer 24, which serves as one of the source/drain regions and further becomes a bit line, too.例文帳に追加

ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。 - 特許庁

In a first communication path 10, the length is determined so that impedance Zin in the line does not become extremely small, thus increasing voltage generated in a node 20 at the other end side sufficiently even without increasing the amount of current extremely when a signal is transmitted from one end to the other.例文帳に追加

第１の通信路１０は、その線路におけるインピーダンスＺｉｎが極端に小さくならないようにその長さが定められているため、一端から他端に信号が送信される場合、その電流量を極端に大きくしなくても、他端側のノード２０に発生する電圧を充分に大きくすることができる。 - 特許庁

In the unit output circuit of the scanning line driver for liquid crystal display panel, the drain of a 2nd switching element M32 is connected with an output node Nn of an inverter consisting of a 1st switching element M31 and a 3rd switching element M33, and further, a 4th switching element M34 is arranged across the 2nd switching element M32 and the ground.例文帳に追加

液晶表示パネル走査線ドライバの単位出力回路は、第１のスイッチング素子Ｍ３１と第３のスイッチング素子Ｍ３３とからなるインバータの出力ノードＮｎに、第２のスイッチング素子Ｍ３２のドレインを接続し、さらに、第２のスイッチング素子３２と接地との間に第４のスイッチング素子Ｍ３４を介設している。 - 特許庁

A signal outputted from a node between the emitter of a transistor 352 and a resistor 353 in the amplification part 35 for amplifying a signal modulated by the modulation part 33 is transmitted to another communication apparatus by the inductance element 30 through the grounding side power supply line 22 without flowing into the grounding wire in the output circuit.例文帳に追加

変調部３３で変調された信号を増幅する増幅部３５のトランジスタ３５２のエミッタと抵抗３５３との接続点から出力された信号は、インダクタンス素子３０により、出力回路内の接地線に流入せず、接地側電源線２２を介して他の通信装置へ送信される。 - 特許庁

A service switching function(SSF) which a control device (CONTR) of a switching node (SSP) executes is operated by a call demand from a line subscriber (A) of a telecommunication network (T-NET), a service demand message is transmitted to a service control function (LSCF1), and the service control function (LSCF1) controls provision of the telecommunication services.例文帳に追加

電気通信網（Ｔ＿ＮＥＴ）の回線加入者（Ａ）からの呼出要求により、交換ノード（ＳＳＰ）の制御装置（ＣＯＮＴＲ）が実行するサービス交換機能（ＳＳＦ）が作動して、サービス要求メッセージをサービス制御機能（ＬＳＣＦ１）に送り、サービス制御機能（ＬＳＣＦ１）が電気通信サービスの提供を制御する。 - 特許庁

To provide a CMOS image sensor capable of obtaining a desired working speed and a desired optical sensing property from an element to which a design rule of a hyperfine line width is applied and capable of inhibiting the generation of a leakage current in a floating diffusion area which is a sensing node in a pixel region, a pixel of the image sensor, and a method of manufacturing the image sensor.例文帳に追加

超微細な線幅のデザインルールが適用される素子から所望の動作速度と光感知特性とを得ることができ、画素領域のセンシングノードである浮遊拡散領域の漏れ電流の発生を抑制することができるＣＭＯＳイメージセンサ、その画素及びその製造方法を提供すること。 - 特許庁

System data 111 of a power system and data 112 and 113 defining each load of the system, quantity of power generation, or probability distribution of variation in feed out voltage are taken in from a file 11, stochastic power flow computation is performed, and probability distribution of the voltage at each node or probability distribution of the current in each line is determined.例文帳に追加

ファイル１１から電力系統の系統データ１１１、系統の各負荷又は発電量、送り出し電圧の変動の確率分布を定義するデータ１１２、１１３を取込み、確率的潮流計算を行い、各ノードの電圧の確率分布又は各線路の電流の確率分布を求める。 - 特許庁

To enough and surely extract the result of failure detection performed by a node having low data storage capability by transferring the storage of result data brought by failure detection between two or more nodes connected through a multiplex communication line.例文帳に追加

多重通信線を介して接続された複数のノード間で故障検知に伴う結果データの記憶を委譲することで、データ記憶能力の低いノードの実行した故障検知の結果でも十分かつ確実に抽出することが可能となる故障診断データ記録システム及び故障診断データ記録方法を提供する。 - 特許庁

The potential of the node pd of the photodiode 1 is brought to the transition region of the comparator 2 by providing the horizontal control line 6 with potential Φramp to be second control voltage by the variable voltage generation circuit 7 from time t5 to time t7 in a signal reading period T1 next to the signal electrode accumulation period T2.例文帳に追加

一方、この信号電荷蓄積期間Ｔ２の次の信号読み出し期間Ｔ１において、時刻ｔ５から時刻ｔ７に亘って、可変電圧発生回路７１は水平制御線６に第２の制御電圧となる電位Φｒａｍｐを与えて、フォトダイオード１のノードｐｄの電位をコンパレータ２の遷移領域に持ってくる。 - 特許庁

The entrance information providing device 10, which is an information provider side, generates parking lot information which includes multiple kinds of node position information for specifying road sections at which vehicles wait to enter a parking lot, waiting vehicle line end position information, waiting time information and so on, and transmits the parking lot information to an information reception-and-use side.例文帳に追加

情報提供側である入場情報提供装置１０は、駐車場への入庫待ちの車両が待機する道路区間を特定する複数のノード位置情報、待機車両の最後尾位置情報、待ち時間情報等を含む駐車場情報を生成し、情報利受信側へ送信する。 - 特許庁

The recovery from the failure is enabled with the minimum backup band by advertising sharable backup band information of each node in a network to all the nodes in the network or an NMS (network management system) 201 and calculating a path of a backup path by using the sharable backup band of each communication line as restricting conditions by the nodes which receive a path setting request.例文帳に追加

ネットワーク内の各ノードの共有可能予備帯域情報を、ネットワーク内の全ノードまたは該ＮＭＳ２０１に広告し、パス設定要求を受けたノードは、各通信回線の共有可能予備帯域を制約条件として予備パスの経路を計算することにより、最小の予備帯域で障害回復が可能となる。 - 特許庁

In a voltage control circuit 12, a power supply voltage VDD1 when an element voltage VEL between the grounding line LG and the node N is a voltage value VEL1 in driving the electro-optical element E controls the power supply voltage VDD so that the element voltage VEL is less than a power supply voltage VDD2 when it is a voltage value VEL2 (VEL2>VEL1).例文帳に追加

電圧制御回路１２は、電気光学素子Ｅの駆動時における接地線ＬGとノードＮとの間の素子電圧ＶELが電圧値ＶEL1である場合の電源電圧ＶDD1が、素子電圧ＶELが電圧値ＶEL2（ＶEL2＞ＶEL1）である場合の電源電圧ＶDD2を下回るように、電源電圧ＶDDを制御する。 - 特許庁

After an O/E conversion section 21 of an optical node unit 2 converts an optical video signal into an electric signal, an outgoing signal branching device 22 branches the electric signal and the passing side video signal is sent to a CATV coaxial transmission line through a filter 24, and the branch side video signal is fed to a band pass filter 24.例文帳に追加

光ノード装置２においては映像信号がＯ／Ｅ変換部２１で光信号から電気信号に変換された後に、下り用１分岐器２２で分岐され、通過側の映像信号がフィルタ２４を通してＣＡＴＶ同軸伝送路に送出され、分岐側の映像信号がバンドパスフィルタ２３に送出される。 - 特許庁

The image sensor has a plurality of pixels arranged in rows and columns, at least two adjacent pixels 5 in the same row, which have photodetectors PD, a row selecting mechanism which can independently select the adjacent pixels 5 and common output signal node and output signal line for the two adjacent pixels.例文帳に追加

画像センサは、行と列に配列した複数のピクセル、それぞれが光検出器ＰＤを備える同じ行の少なくとも２つの隣接するピクセル５、隣接するピクセル５を独立に選択できる行選択機構、および２つの隣接するピクセルのための共通の出力信号ノードと出力信号線を有する。 - 特許庁

To provide a port management controller, a port management control method, a system and a program, capable of suppressing power consumption as much as possible while maintaining line speed according to an amount of traffic by making setting speed of each communication control node constituting a communication network be automatically changed according to the amount of traffic which flows through a port.例文帳に追加

通信ネットワークを構成する各通信制御ノードのポート設定速度が、ポートを流れるトラフィック量に応じて自動的に変更されるようにすることにより、トラフィック量に応じた回線速度を維持しつつ、消費電力を極力抑えることができるポート管理制御装置、ポート管理制御方法、システム、及びプログラムを提供することを目的とする。 - 特許庁

To provide a spacer for a lock bolt which is intended for the lock bolt whose screw node line is divided by two smooth stretching sections facing each other across the center of axle on a peripheral surface along the longitudinal direction, installable from the side surface of the lock bolt, stable when installed and easy in use by a small operating force.例文帳に追加

軸心を挟む外周面の対向位置で長手方向に連続する２個所の平坦部によりネジ節列が分断された形状のロックボルトを対象とし、側面からの装着が可能であるとともに安定した装着状態が得られ、小さな操作力で装着が可能な使い勝手の良いロックボルト用スペーサを提供する。 - 特許庁

In a semiconductor substrate having a limited active region where a first portion for forming a gate electrode and a second portion for forming a bit line contact and a third portion for forming a storage node contact of a capacitor are included, a mask pattern which covers a top surface of the semiconductor substrate so that only the first and the second portions are exposed is used.例文帳に追加

ゲート電極を形成するための第１部分と、ビットラインコンタクトを形成するための第２部分と、キャパシタのストレージノードコンタクトを形成するための第３部分とを含む活性領域が限定された半導体基板において、前記第１及び第２部分のみを露出させるように前記半導体基板の上面を覆うマスクパターンを用いる。 - 特許庁

When a parallel multiplex transmission line 502 is interrupted and a node 402 detects interruption of an optical input at its input terminal 508 and informs a selector 510 and a management packet insertion section 511 about the interruption of the optical input, the selector 510 sets a loopback and the management packet insertion section 511 outputs a packet, in which a fault occurrence indication bit is set.例文帳に追加

並列多重伝送路５０２が切断された場合、ノード４０２の入力端５０８が光入力断を検知し、セレクタ５１０と管理パケット挿入部５１１に光入力断を通知すると、セレクタ５１０は、ループバックを設定し、管理パケット挿入部５１１は、障害発生表示ビットをＯＮにしたパケットを出力する。 - 特許庁

The solid-state imaging device is configured with an NMOS TR (switching TR) 121 which is inversely in operation to an ON/OFF operation of NMOS TRs (reset TRs) 103p and 103q in each pixel cell and placed at a position just before an input node to especially a correlated double sampling circuit 111 on a common read line 109 shared by a plurality of the pixel cells.例文帳に追加

複数の画素セル間において共有される共通読み出し線１０９上の特に相関二重サンプリング回路１１１への入力ノードの直前の位置に、各画素セル内のＮＭＯＳトランジスタ（リセットトランジスタ）１０３ｐおよび１０３ｑのオン／オフ動作と逆に動作するＮＭＯＳトランジスタ（スイッチトランジスタ）１２１を設けて固体撮像素子を構成する。 - 特許庁

A row system control circuit 46 comprises a selector 62 outputting either of signals INTSIG, ZRXTRST as a signal ZRXTRSTD in accordance with a test signal TEST, and a holding circuit 64 receiving a signal ZRXTS at an A input, receiving a signal ZRXTRSTD at a B input, and outputting a word line activating signal RXT from an output node OUT.例文帳に追加

ロウ系制御回路４６は、テスト信号ＴＥＳＴに応じて信号ＩＮＴＳＩＧ，ＺＲＸＴＲＳＴのいずれか一方を信号ＺＲＸＴＲＳＴＤとして出力するセレクタ６２と、信号ＺＲＸＴＳをＡ入力に受け、信号ＺＲＸＴＲＳＴＤをＢ入力に受け出力ノードＯＵＴからワード線活性化信号ＲＸＴを出力する保持回路６４とを含む。 - 特許庁

The piezoelectric element 120 is driven so as to generate on the surface of the member the vibration surrounding by a node area 173 in which the ridge line 174 the vibration upward wave of which has a vibration amplitude perpendicular to the surface of the member has a closed curve and in which the area including the center of the closed curve has almost no vibration amplitude perpendicular to the surface of the member.例文帳に追加

そして、上記部材面上において、当該記部材面に垂直な振動振幅を有する振動の山の稜線１７４が閉曲線をなし、当該閉曲線の中心を含む領域が当該部材面に対して垂直な振動振幅を殆ど持たない節エリア１７３に囲まれている振動を、上記部材面に発生させるように上記圧電素子１２０を駆動する。 - 特許庁

The node 2 connected to the optical communication system 1 constituted in a ring shape is provided with a reception FOT 4 converting optical signals to electric signals when the optical signals are inputted through an optical transmission line 3, a communication IC 6 receiving the electric signals outputted from the reception FOT 4 and a power source circuit 8 supplying driving power to the communication IC 6.例文帳に追加

リング型に構成された光通信システム１に接続されるノード２は、光伝送路３を介して光信号が入力された際に、この光信号を電気信号に変換する受信ＦＯＴ４と、この受信ＦＯＴ４より出力される電気信号を受信する通信ＩＣ６と、該通信ＩＣ６に駆動電力を供給する電源回路８と、を具備する。 - 特許庁

While when using the data bus lines 6a and 6b as two single data buses, a differential amplifier 42 transmits data to data bus lines 102a and 102b as they are, a data signal DATA2 is applied to the data bus line 6b by the switching circuit 26, the output buffer circuit 46 is activated by the switching circuit 72, and data are outputted from an output node NOUT2.例文帳に追加

一方、データバス線６ａ、６ｂを２本の単一データバスとして使用する場合には、差動増幅器４２はデータをそのままデータバス線１０２ａ、１０２ｂに伝達し、切換回路２６によってデータ信号ＤＡＴＡ２がデータバス線６ｂに与えられ、切換回路７２によって出力バッファ回路４６が活性化されて出力ノードＮＯＵＴ２からデータが出力される。 - 特許庁

The NAND type magnetic resistance RAM reduces a non-active region by connecting two or more transistors sharing source and drain regions in an NAND type in series and improves integration degree by reducing an effective area per cell by improving read-out performance by sharing one read-out node connected to a bit line with a plurality of transistors.例文帳に追加

本発明に係るＮＡＮＤ型磁気抵抗ラムは、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に直列連結して非活性領域を減少させ、ビットラインと連結された１つの読出しノードを複数のトランジスタと共有して読出し動作を改善することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにする。 - 特許庁

In the sense amplifier circuit including a latch circuit formed by connecting two inverters, and two transistors for precharge inserted between a bit line and each output node of the latch circuit to perform precharge operation in response to a sense amplifier activation signal, precharge operation is accelerated by applying predetermined voltage between a substrate and a source of each transistor for precharge, using a substrate bias effect of the transistor and lowering threshold voltage.例文帳に追加

２個のインバータを接続してなるラッチ回路と、ビット線とラッチ回路の各出力ノードとの間に挿入されセンスアンプ活性化信号に応答してプリチャージ動作する２個のプリチャージ用トランジスタとを備えたセンスアンプ回路において、各プリチャージ用トランジスタの基板−ソース間に所定の電圧を印加してトランジスタの基板バイアス効果を利用してしきい値電圧を低下させることによって、プリチャージ動作を高速化する。 - 特許庁

This vibrating actuator having a diaphragm mounted on a power transmitting part is provided with at least three diaphragm reinforcing ribs constituted of high rigid materials whose thickness is 60 micron meters or more and 5 mm or less, and whose vertical elastic coefficient is 68 GPa or more, and extended to a vibration transmitting direction formed against the diaphragm without any division line or node in its configuration crossing the vibration transmitting direction.例文帳に追加

動力伝達部に取り付けられた振動板を有する振動アクチュエータにおいて、厚さ６０ミクロンメートル以上５ミリメートル以下で縦弾性係数が６８ＧＰａ以上の、高剛性の材料からなり、振動伝搬方向を横切る形では分割ラインおよび節のない振動板に対して、振動伝搬方向に延びる振動板補強リブを３個以上設けたことを特徴とする振動アクチュエータ。 - 特許庁