「parallel access」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In this parallel computer system, a network control unit (PNU) 4, that a certain arithmetic processor 10 (11, 12 or 13) has, accesses the main storage device by operating an output port while adding memory configuration information, which is held by the PNU 4, to a PNU routing address, which is one part of memory access addresses, for determining the output port.例文帳に追加

並列計算機システムにおいて、ある演算処理装置１０（１１、１２、１３）が持つ網制御装置（ＰＮＵ）４は、メモリアクセスアドレスの一部であり、出力ポートを決定するためのＰＮＵルーティングアドレスに、ＰＮＵ４が保持しているメモリ構成情報を付加して出力ポートを操作し、主記憶装置をアクセスする。 - 特許庁

When the file F which is to be down-loaded on the user terminal (12) in accordance with access with a WWW server 17 on the Internet 10 is received, the file F is divided into two files Fa ad Fb, they are transmitted to the jointly used and connected lines 15 and 16 in parallel and are down-loaded on the user terminal (12).例文帳に追加

ネット１０上のＷＷＷサーバ１７とのアクセスに応じユーザ端末（１２）にダウンロードすべきファイルＦが受信されると、該ファイルＦは２つのファイルＦａ，Ｆｂに分割されて前記併用接続されている各回線１５と１６とに並行送出されユーザ端末（１２）にダウンロードされる。 - 特許庁

Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.例文帳に追加

そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁

After separation of these bit lines BL0-BL7, reference line, and virtual GND lines VG0-VG7, access can be performed by CAS latency 3 by performing pre-charge operation of the bit lines BL0-BL7 and the virtual GND lines VG0-VG7 by a VREF potential supply circuits 2, 4 and amplifying operation of the sense amplifier 12 in parallel.例文帳に追加

このビット線ＢＬ0〜ＢＬ7,リファレンス線およびバーチャルＧＮＤ線ＶＧ0〜ＶＧ7の切り離し後、ＶREF電位供給回路２,４によるビット線ＢＬ0〜ＢＬ7,バーチャルＧＮＤ線ＶＧ0〜ＶＧ7のプリチャージ動作とセンスアンプ１２による増幅動作とを並行して実行することによって、ＣＡＳレイテンシー３でアクセスが可能となる。 - 特許庁

The display signal generating unit 6 supplies image data (RGB data) inputted from a DMA (direct memory access) unit 5 together with image synchronizing signals (horizontal synchronizing signals, vertical synchronizing signals and pixel clocks) according to predetermined timing instructed by a control unit 3 to the first display unit 1 and the second display unit 2 in parallel.例文帳に追加

表示信号発生部６は、ＤＭＡ部５から入力された画像データ（ＲＧＢデータ）を、制御部３より指示された所定のタイミングに従った画像同期信号（水平同期信号、垂直同期信号、画素クロック）とともに、第１の表示部１および第２の表示部２へ並列に供給する。 - 特許庁

In this double loop transmission equipment which adopts a token pass type media access system and has two kinds of high and low transmission information in respective transmission devices, when there is no fault, two kinds of information are transmitted in parallel on respective loops, and when there is any fault, only the information of a high priority is transmitted on both the loops.例文帳に追加

トークンパス型のメディアアクセス方式を採用し、各伝送装置では高低二種類の伝送情報を有する二重ループ伝送装置で、障害がない時にはそれぞれのループで二種類の情報伝送を並列しておこない、障害がある時には優先度の高い情報のみを両方のループで伝送する。 - 特許庁

To provide a wireless access system, that eliminates the need for installing a new wire through the combination of a wireless system and an existing wired system in an office building and eliminates the problem of disabled communication for a wireless transmission section due to rainfall by means of the installation a wired bypass line in parallel with the wireless transmission section.例文帳に追加

無線システムとオフィスビル内の既存の有線システムを組み合わせることで新規配線を敷設する必要がなく、また、無線伝送区間に平行した有線の迂回回線を設置することで降雨による無線伝送区間の通信不能の問題を解消できるようにした無線アクセスシステムを提供する。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

A transmitter includes a means for switching a wireless access system, a means for generating a signal of frequency region by assigning wireless resources for a spread chip sequence subjected to one of fast Fourier transform or parallel serial conversion according to a switched wireless access system, and a means for generating a transmission signal by performing fast Fourier transform for the signal of frequency region.例文帳に追加

送信装置に、無線アクセス方式を切り替える切り替え手段と、切り替えられた無線アクセス方式に応じて高速フーリエ変換および直並列変換の一方が行われた拡散後のチップ系列に対して、無線リソースを割り当て、周波数領域の信号を生成する周波数領域信号生成手段と、周波数領域の信号に対して高速逆フーリエ変換を行い、送信信号を生成する送信信号生成手段とを備えることで達成される。 - 特許庁

To provide an information management method which while sharing information between a plurality of nodes on a network, can concertedly edit and process the shared information in parallel without competing with each other or without being restricted in access more than necessary and can finally reflect the edited information as storage information in a unified form, and to provide an information processor as a node.例文帳に追加

ネットワーク上の多数のノード間で情報共有しながら、互いに競合することなく、必要以上にアクセスを制限されることもなく、協調して並行的に共有情報の編集加工ができ、最終的に統一された形で保存情報として反映させることが可能な情報の管理方法、及びノードとしての情報処理装置を提供する。 - 特許庁

Two or more encoders which operate in parallel to achieve a desired data speed respond to a signal asserted when encoding and outputting the encoded data which correspond to a specified part of input data are completed, and respective outputs are combined by arrangement in which operation is performed autonomously for transfer of the data to a memory access means directly from the respective encoders in order.例文帳に追加

所望のデータ速度を達成するために並列に動作する複数のエンコーダが、エンコーディングおよび入力データの所定の部分に対応するエンコードされたデータの出力の完了時にアサートされる信号に応答して、それぞれのエンコーダから順番に直接メモリ・アクセス手段へのデータの転送のために自律的に動作する配置によってそれぞれの出力を組み合わされる。 - 特許庁

The holographic optical access system 300 includes a light source for emitting an optical beam, an optical assembly module for receiving the optical beam and generating the signal beam a2 and the reference beam having the same polarized state that the beams are parallel without overlapping each other, a lens module 36 for simultaneously focusing the signal beam and the reference beam on a focal point, and a recording medium 38 for recording the focal point.例文帳に追加

ホログラフィック光学アクセスシステム３００は、光ビームを放出する光源と、光ビームを受光し、互いに重ならず、平行な、同一の偏光状態を有する信号ビームａ２及び参照ビームを生成するための光学組立モジュールと、信号ビーム及び参照ビームを同時に焦点に当てるレンズモジュール３６と、焦点を記録する記憶媒体３８と、を含む。 - 特許庁

Each of the first access transistor and the first transistor includes a semiconductor post which is formed on a substrate and extends vertically to the substrate surface, a gate electrode which is so formed as to enclose the semiconductor post in the direction parallel to the substrate surface, to form a channel region at the semiconductor post, and a source and drain connected respectively to a lower end or upper end of the semiconductor post.例文帳に追加

前記第１アクセストランジスタ及び前記第１トランジスタのそれぞれは、基板上に形成され、前記基板面に対して垂直に延びる半導体柱と、前記半導体柱を前記基板面に平行な方向で取り囲むように形成され、前記半導体柱にチャネル領域を形成させる、ゲート電極と、前記半導体柱の下端部又は上端部にそれぞれ接続されるソース及びドレインとを備える。 - 特許庁