「peak hold circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The peak hold circuit 30 decreases a peak voltage on the basis of the delayed binarized signal, while the bottom hold circuit 40 increases a bottom voltage on the basis of the delayed binarized signal.例文帳に追加

ピークホールド回路３０は遅れ２値化信号に基づいてピーク電圧を減少させ、ボトムホールド回路４０は遅れ２値化信号に基づいてボトム電圧を増加させる。 - 特許庁

The controller 6 includes a peak hold circuit 25 that maintains the peal hold value for a predetermined time, an A/D converting circuit 26 that converts the peak hold signal P2 obtained by the peak hold circuit 25 to a digital signal P3, and a calculating section 28 that calculates the rolling element load based on the digital signal P3 obtained by the A/D converting circuit 26.例文帳に追加

制御装置６は、前記ピーク値を所定時間だけ維持するピークホールド回路２５と、このピークホールド回路２５で得られたピークホールド信号Ｐ２をデジタル信号Ｐ３に変換するＡ／Ｄ変換回路２６と、このＡ／Ｄ変換回路２６で得られたデジタル信号Ｐ３に基づいて転動体荷重を演算する演算部２８とを備えている - 特許庁

The optical disk apparatus 200 is provided with a sample and hold circuit 113 holding a signal transmitted from a light receiving element 22, a peak-hold circuit 51 holding a peak value of a signal sampled and held by the sample and hold circuit 113, and a bottom-hold circuit 53 holding a bottom value of a signal sampled and held by the sample and hold circuit 113.例文帳に追加

受光素子２２から送信される信号を保持するサンプル・ホールド回路１１３と、サンプル・ホールド回路１１３によりサンプル・ホールドされた信号のピーク値を保持するピーク・ホールド回路５１と、サンプル・ホールド回路１１３によりサンプル・ホールドされた信号のボトム値を保持するボトム・ホールド回路５３とを備える光ディスク装置２００とする。 - 特許庁

A wire voltage detection value is input in a peak hold circuit 33 from a filter circuit 22 via a switch circuit 32.例文帳に追加

ワイヤ電圧検出値は、フィルタ回路２２からスイッチ回路３２を介してピーク保持回路３３に入力される。 - 特許庁

An offset control circuit 13 comprises: a peak hold circuit 14; transistors M13 and M14 comprising differential pairs; and a constant current circuit I12.例文帳に追加

オフセット制御回路１３は、ピークホールド回路１４と、差動対からなるトランジスタＭ１３、Ｍ１４と、定電流回路Ｉ１２とからなる。 - 特許庁

Consequently, the voltage level being stored in the second peak hold circuit 63 is not updated when only the first semiconductor laser 54 is lighted even if a circuit for switching the second peak hold circuit 63 to sample state or hold state is not provided additionally.例文帳に追加

このため、第２のピークホールド回路６３をサンプル状態あるいはホールド状態に切り換える切換回路を別途設けなくとも、第２のピークホールド回路６３に記憶される電圧値が、第１の半導体レーザ５４のみを点灯させる際にも更新されることがない。 - 特許庁

A peak value of a pulsative electric signal Es outputted from the light sampling part 25 is held by a peak hold circuit 26 and applied to an A/D converter 27, and peak values Dp of respective pulsative electric signals are successively outputted.例文帳に追加

光サンプリング部２５から出力されるパルス状の電気信号Ｅｓのピーク値をピークホールド回路２６でホールドしてＡ／Ｄ変換器２７に与え、パルス状の各電気信号のピーク値Ｄｐを順次出力させる。 - 特許庁

A peak hold circuit 17 holds peak values for one picture, a second peak value adjusting part 15 adjusts the contrast of image suitable for display on a monitor 21, and a second control part 19 instructs the degree of the adjustment.例文帳に追加

ピークホールド回路１７は、１画面分の波高値を保持し、第２波高値調整部１５は、モニタ２１の表示に適した画像のコントラストを調整し、第２制御部１９は、その調整の程度を指示する。 - 特許庁

A peak hold circuit 41 for holding a peak voltage applied to a load 4 is provided so as to allow the A/D converter 7 to detect a peak voltage value at an arbitrary time.例文帳に追加

また、負荷４に印加されたピーク電圧を保持するピークホールド回路４１を設け、Ａ／Ｄコンバータ７は任意の時にピーク電圧値を検出するようにした。 - 特許庁

The peak hold circuit 2 comprises a switch circuit 4 formed between one electrode of a capacitor 10 for holding a signal and an input terminals 20.例文帳に追加

ピークホールド回路２では、信号保持用のコンデンサ１０の一方の電極と入力端子２０の間に、スイッチ回路４が形成されている。 - 特許庁

The peak hold circuit 164 holds the maximum value of a signal level of the electric signal which has passed through the filter circuit 162.例文帳に追加

ピークホールド回路は１６４、フィルタ回路１６２を通過した電気信号の信号レベルの最大値を保持する。 - 特許庁

This peak hold-circuit 1 has a current control circuit 31, an auxiliary switch element 25 and an auxiliary constant current 26.例文帳に追加

本発明のピークホールド回路１は、電流制御回路３１と補助スイッチ素子２５と補助定電流回路２６とを有している。 - 特許庁

To provide a circuit capable of realizing with a small power consumption, a peak hold circuit and an output buffer amplifier used for a nuclear medical diagnosis device.例文帳に追加

核医学診断装置に用いるピークホールド回路と出力バッファアンプを低消費電力で実現する回路を提供する。 - 特許庁

An abnormality detection circuit 40 has a constitution equipped with a peak hold circuit 41 and a bottom hold circuit 42, and an abnormality of the offset voltage is detected, based on a voltage determined by adding the maximum voltage Vmax held by the peak hold circuit 41 and the minimum voltage Vmin held by the bottom hold circuit 42 together.例文帳に追加

異常検出回路４０をピークホールド回路４１とボトムホールド回路４２とを備えた構成とし、ピークホールド回路４１によってホールドされる最大電圧Ｖｍａｘとボトムホールド回路４２によってホールドされる最小電圧Ｖｍｉｎとを足し合わせた電圧に基づいて、オフセット電圧の異常を検出する。 - 特許庁

The negative- pole side of the A.C. signal to be measured is subjected to half-wave rectification by a second half-wave rectifying circuit 14 and inverted by a waveform inverting circuit 15, and its peak value is held by a second peak value hold circuit 17.例文帳に追加

被測定交流信号の負極側については、第２半波整流回路１４により半波整流した後、波形反転回路１５で反転し、第２ピーク値ホールド回路１７でそのピーク値をホールドする。 - 特許庁

On the other hand, the control circuit 9 controls a reset circuit 23, and resets the peak voltage held by the peak voltage hold circuit 10-2 for a fixed period after the current is started to flow to the secondary-side winding 7-2.例文帳に追加

一方、制御回路９がリセット回路２３を制御して、二次側巻線７−２に電流が流れはじめてから一定期間、ピーク電圧ホールド回路１０−２によりホールドされたピーク電圧をリセットする。 - 特許庁

A drive circuit 20 is provided with transistors Tr1-Trn provided in series in the solenoids L1-Ln, a peak current feed circuit feeding the peak current to the solenoids L1-Ln in turning on the transistors Tr1-Trn, and a hold current feed circuit feeding the hold current smaller than the peak current to the solenoids L1-Ln after feeding the peak current.例文帳に追加

駆動回路２０は、電磁ソレノイドＬ１〜Ｌｎに直列に設けられたトランジスタＴｒ１〜Ｔｒｎと、該トランジスタＴｒ１〜ＴｒｎのＯＮ時に電磁ソレノイドＬ１〜Ｌｎにピーク電流を供給するピーク電流供給回路と、ピーク電流の供給後、電磁ソレノイドＬ１〜Ｌｎに該ピーク電流より小さいホールド電流を供給するホールド電流供給回路とを備える。 - 特許庁

In the binarizing circuit 10, a suspension determination signal detects suspension period of input signal, and during the suspension period, the peak hold circuit 30 and the bottom hold circuit 40 vary respective stored-values by following input signal.例文帳に追加

２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。 - 特許庁

This leakage current resistance fraction detector includes a peak hold circuit 31 for holding a peak value iop of the leakage current io, a converter 32 for converting the held peak value into a current digital signal iopd, a comparator circuit 33 for pulsing the leakage current, a comparator circuit 34 for pulsing a line voltage V, and a resistance computing processing part 360.例文帳に追加

漏洩電流ｉo のピーク値ｉopをホールドするピークホールド回路３１と、ホールドしたピーク値を電流デジタル信号ｉopd に変換する変換器３２と、漏洩電流をパルス化するコンパレータ回路３３とを設ける。 - 特許庁

A peak-hold circuit 25 holds the peak level of a tape slackness signal (a) of a running magnetic tape detected by a tape slackness detecting circuit 24.例文帳に追加

テープ弛み検出回路２４が検出した走行中の磁気テープ３のテープ弛み量信号ａのレベルをピークホールド回路２５においてピークホールドする。 - 特許庁

A signal S3 outputted from a next stage amplifier circuit 3 is given to a peak hold circuit 7 where a signal S7 of peak value with an upper limit is detected.例文帳に追加

また、次段の増幅回路３から出力される信号Ｓ３は、ピークホールド回路７に与えられて上限付きのピーク値の信号Ｓ７が検出される。 - 特許庁

A signal S1 outputted from a first stage amplifier circuit 1 is given to a peak hold circuit 4 where a signal S4 of peak value with a lower limit is detected.例文帳に追加

初段の増幅回路１から出力される信号Ｓ１は、ピークホールド回路４に与えられて下限付きのピーク値の信号Ｓ４が検出される。 - 特許庁

A received wave transmitted by an ultrasonic element 35 and received is reshaped and integrated by an integration circuit 67, and a peak value is retained by a peak hold circuit 69.例文帳に追加

超音波素子３５により送信し、受信した受信波は、整形され、積分回路６７により積分され、ピークホールド回路６９にてピーク値を保持される。 - 特許庁

The positive pole side of an A.C. signal to be measured is subjected to half-wave rectification by a first half-wave rectifying circuit 13, and its peak value is held by a first peak value hold circuit 16.例文帳に追加

被測定交流信号の正極側を第１半波整流回路１３により半波整流して第１ピーク値ホールド回路１６でそのピーク値をホールドする。 - 特許庁

To provide a hold circuit holding a peak voltage or a bottom voltage of input voltages varying with time.例文帳に追加

経時的に変化する電圧を入力し、その電圧のピーク電圧またはボトム電圧を保持するホールド回路を提供する。 - 特許庁

A peak hold/time attenuation circuit 3 generates envelope data De denoting a level of input data Din.例文帳に追加

ピークホールド／時間減衰回路３は、入力データＤｉｎの振幅レベルを示すエンベロープデータＤｅを生成する。 - 特許庁

The pulse reproduced signal is converted to a reproduced signal being continued temporally by a peak hold circuit 14.例文帳に追加

そのパルス再生信号を、ピークホールド回路１４によって時間的に連続した再生信号に変換する。 - 特許庁

An input buffer 2 converts input clocks into a positive-phase clock and a negative-phase clock, and a peak hold circuit 11 delays the positive-phase clock.例文帳に追加

入力バッファ２は入力するクロックを正相クロックと逆相クロックに変換し、ピークホールド回路11は正相クロックを遅延させる。 - 特許庁

A comparator 12 and a peak- hold circuit 13 that use as an input the voltage across the resistor 40 are installed.例文帳に追加

抵抗４０の両端電圧を入力とするコンパレータ１２及びピークホールド回路１３を設ける。 - 特許庁

The voltage Vx is amplified by the amplifier 74 and the maximum value is detected and held by a peak hold circuit 76.例文帳に追加

電圧Ｖxは、アンプ７４により増幅されたのち、ピークホールド回路７６により、その最大値が検出され保持される。 - 特許庁

The voltage VOUT of the output terminal OUT is inputted to the peak hold amplifier 23 via the switch circuit SW2.例文帳に追加

出力端子ＯＵＴの電圧ＶＯＵＴ がスイッチ回路ＳＷ２を介してピークホールドアンプ２３に入力される。 - 特許庁

To measure a signal condition of a track circuit by using a tester or the like having a peak hold function.例文帳に追加

ピークホールド機能を有するテスター等を用いて軌道回路の信号状態を測定できるようにする。 - 特許庁

The adjusted voltage v12 is supplied to comparators 13-1, 13-2 and a peak hold circuit 14.例文帳に追加

この調整された電圧ｖ１２は、コンパレータ１３−１，１３−２、及びピークホールド回路１４へ与えられる。 - 特許庁

The shooting control circuit 3 has a peak hold part 32 for storing the maximum output voltage value of the volume 23.例文帳に追加

さらに発射制御回路３は、ボリューム２３の最大出力電圧値を保存するピークホールド部３２と、を備えている。 - 特許庁

A CPU 4 computes a voltage of a battery pack 10, on the basis of a voltage value inputted through a peak hold circuit 3.例文帳に追加

ＣＰＵ４は、ピークホールド回路３を介して入力される電圧値に基づいて、組電池１０の電圧を算出する。 - 特許庁

To provide a peak/hold circuit capable of preventing malfunctions and improving performance, and an infrared communication device comprising the same.例文帳に追加

誤動作を防止し、パフォーマンスを向上することができるピークホールド回路およびそれを備える赤外線通信装置を提供する。 - 特許庁

After a voltage Vx is amplified by an amplifier, a maximum value is detected and held by a peak hold circuit.例文帳に追加

電圧Ｖxは、アンプ７４により増幅されたのち、ピークホールド回路７６により、最大値が検出され保持される。 - 特許庁

To provide a peak hold detection circuit in which the fluctuation of an output voltage is small, even if an RPI changes significantly.例文帳に追加

ＲＰＩが大きく変動しても出力電圧の変動が少ない、ピークホールド形検波回路を提供すること。 - 特許庁

To provide a peak hold circuit that can be operated speedily and consumes low power even when a large signal is inputted.例文帳に追加

大信号の入力時においても、高速動作が可能であり、低消費電力を実現するピークホールド回路を提供する。 - 特許庁

A light reception signal obtained by voltage-converting and amplifying an output from the light receiving element 18 is input into a peak hold circuit, and a rainfall level is determined based on a change of a peak value, and the light reception signal is switched and input into a sample hold circuit, and existence/absence of an occupant is determined based on a sampled waveform.例文帳に追加

受光素子１８の出力を電圧変換・増幅した受光信号をピークホールド回路に入力し、ピーク値の変化に基づいて降雨レベルを判定し、受光信号をサンプルホールド回路に切替入力し、サンプリングした波形に基づいて乗員の有無を判定する。 - 特許庁

The peak hold circuit comprises a peak detection circuit to which the desired parameter out of a plurality of parameters is input and which detects a trigger from the parameter and a hold circuit to which the plurality of parameters are input and which stores the plurality of parameters when the peak detection circuit detects the trigger of the desired parameter.例文帳に追加

複数のパラメータのうち所望のパラメータが入力され、このパラメータからトリガを検出するピーク検出回路と、 複数の前記パラメータが入力されると共に、前記ピーク検出回路が所望のパラメータのトリガを検出したとき、複数の前記パラメータを記憶するホールド回路と を備える。 - 特許庁

So, during the suspension period, the input signal is suppressed from such changing as exceeds the threshold value calculated from the stored value of the peak hold circuit 30 and the bottom hold circuit 40, so a binarized output is suppressed from inverted during the suspension period.例文帳に追加

これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 - 特許庁

Time constants of a top hold circuit 104 for detecting a top level St and a bottom level Sb of the push pull signal and peak hold circuit 106 are controlled by a time constant control signal.例文帳に追加

プッシュプル信号のトップレベルＳｔ、ボトムレベルＳｂを検出するためのトップホールド回路１０４およびピークホールド回路１０６の時定数が時定数コントロール信号によって制御される。 - 特許庁

A hold capacitor C1 of the peak hold circuit is constituted so that one end is connected to a cathode of a diode D1 and another end is connected to the droop correction circuit 20.例文帳に追加

ピークホールド回路のホールドコンデンサＣ１は、一端をダイオードＤ１のカソードに接続し、他端をドループ補正回路２０に接続してある。 - 特許庁

The electric circuit is provided with a discharge pressure detecting circuit 41, a signal processing circuit 62 equipped with a buffer circuit 42 and an amplifier circuit 47, a peak hold(P/H) circuit 64 and a CPU 61.例文帳に追加

電気回路において、吐出圧検出回路４１、バッファ回路４２と増幅回路４７を含む信号処理回路６２、ピークホールド回路６４、ＣＰＵ６１を設ける。 - 特許庁