「pkg」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The PKG board 12 is formed with a signal transmitting pattern 15 as a path for a signal to be transmitted by the LSI 11 and a signal receiving pattern 16 as a path for a signal to be received by the LSI 11.例文帳に追加

ＰＫＧ基板１２には、ＬＳＩ１１が送信する信号の経路となる信号送信パターン１５と、ＬＳＩ１１が受信する信号の経路となる信号受信パターン１６とが形成されている。 - 特許庁

To provide a VLSI package, wherein a PKG substrate and a motherboard can be connected positively, electrically and physically, as a VLSI package which has connection parts (pins, pads, solder bumps, etc.), arrayed in two dimensions on its reverse surface.例文帳に追加

パッケージの下面に２次元状に接続部（ピン、パッド、ハンダバンプ等）が配列されたＶＬＳＩパッケージにおいて、ＰＫＧ基板とマザーボードとを確実に電気的・物理的に接続することができるＶＬＳＩパッケージを提供する。 - 特許庁

To confirm an engaged condition between fellow connectors in a plurality of printed circuit boards (PKG) and a back-wiring board (BWB) by simple constitution, in an electronic equipment or the like for the plurality of PKGs on the BWB to be mounted.例文帳に追加

複数枚のプリント基板（ＰＫＧ）をバックワイヤリングボード（ＢＷＢ）に搭載して実装する電子装置等において、ＰＫＧとＢＷＢとのコネクタ同士の勘合接続状態を簡単な構成にて確認する。 - 特許庁

In the constitution, an influence caused by a difference between the thermal expansion coefficients of the PKG (semiconductor package or a semiconductor chip) and the printed wiring board can be reduced as much as possible, and highly reliable electric connection can be obtained.例文帳に追加

本構造により、ＰＫＧ（半導体パッケージ、又は、半導体チップ）とプリント配線基板の熱膨張係数差による影響を極力小さくして、高い信頼性を有する電気的接続が得られる。 - 特許庁

(1) A self-diagnostic mode signal line is provided in a cable, a normal connection destination is provided with a self-diagnosis mode signal output function, a receiving PKG side is provided with a detection function, and the normal connection is decided at the detection of the same signal.例文帳に追加

（１）ケーブル内に自己診断モード信号線を設け、通常接続先に自己診断モード信号出力機能を、受信ＰＫＧ側には検出機能を具備し、同信号の検出を機会に正常接続を判断する。 - 特許庁

The inspection board 10 includes a PKG board 12 on which an LSI 11 having a signal transmitting/receiving function is mounted and a break-away board 13, which are integrated through a separation line 14 to be separated in a later process.例文帳に追加

本発明の検査用基板１０は、信号送受信機能を有するＬＳＩ１１が実装されたＰＫＧ基板１２と、割り基板１３とが、後の工程で切り離される切り離し線１４を介して一体化されている。 - 特許庁

To solve the problem that an electric property cannot be satisfied at the last stage of design when independently designing an LSI (an integrated circuit chip), a PKG (a package), and a PCB (a printed circuit board) in parallel in designing an electronic system.例文帳に追加

電子システムの設計においてＬＳＩ（集積回路チップ）、ＰＫＧ（パッケージ）、ＰＣＢ（プリント基板）を独立に平行して設計すると、設計の終了段階近くで電気特性を満足しない場合が発生してしまう。 - 特許庁

A design procedure of each element component (a component such as the LSI, PKG or PCB) is determined before starting total design of the electronic system, allocation of a resource of the element component to be preferentially designed is determined, and thereafter residual element components is designed.例文帳に追加

電子システムの全体設計を開始する前に各要素部品（ＬＳＩ、ＰＫＧ、ＰＣＢ等の部品）の設計手順を決定して、優先的に設計する要素部品のリソースの割り当てを決定した後に残りの要素部品の設計に取り掛かる。 - 特許庁

A logical information developing means 21 extracts a common signal terminal from a PKG netlist 11, and replaces the physical information of a resistance, a capacity and a switch to be connected to the common signal terminal with electric characteristic information by referring to a resistance/capacity library 12.例文帳に追加

論理情報展開手段２１は、ＰＫＧネットリスト１１から、共通信号端子を抽出し、共通信号端子に接続する抵抗、コンデンサ、スイッチの物理情報を、抵抗・コンデンサライブラリ１２を参照して、電気特性情報に置き換える。 - 特許庁

When parity rules added to the main signal and the path pattern are changed and a data error in PKG is monitored, the parity for the main signal added to communication data is monitored and if a parity rule other than it is detected, an alarm is outputted.例文帳に追加

主信号とパスパターンに付加するパリティ則を異なるものとし、ＰＫＧ内のデータ誤りを監視する際、当該通信データに付加された主信号用のパリティを監視し、それ以外のパリティ則が検出された場合アラームを出力する。 - 特許庁

To suppress occurrence of side cracks or interface cracks at the sidewall of ceramic or the bonding interface between the sidewall of the ceramic and a heat radiating substrate, when mounting a PKG where a semiconductor chip is laid directly on a heating board and the periphery is surrounded by the sidewall of the ceramic.例文帳に追加

放熱基板に半導体チップを直接搭載し、その周囲をセラミック側壁で囲繞したＰＫＧを実装する際に、セラミック側壁或いはセラミック側壁と放熱基板との着接界面での側壁クラックや界面クラックの発生を抑制する。 - 特許庁

When a PKG performing cable connection performs a self- diagnosis of conduction, etc., by return connection, the normal connection of the cable connection after finishing the diagnosis is decided by the following procedures, to shift automatically to the normal operation such as fault detection.例文帳に追加

ケーブル接続するＰＫＧで、折り返し接続による導通等の自己診断を行う場合に、以下の手順により診断終了後のケーブル接続の正常接続を判断し、障害検出等の正常動作に自動的に移行することを可能とする。 - 特許庁

Buses 121 to 126 arranged on a back wire board(BWB) 12 are connected to a time switch(TSW) part 16 in a star shape to realize a slot free structure where printed circuit boards (PKG) are connectable to the BWB 12 at an optional position through a connector.例文帳に追加

バックワイヤードボード（ＢＷＢ）１２上に配置されたバス１２１〜１２６は、タイムスイッチ（ＴＳＷ）部１６に対してスター状に接続されており、そのＢＷＢ１２に対してコネクタを介して任意の位置でプリント基板（ＰＫＧ）が接続可能なスロットフリー構造を実現している。 - 特許庁

When serial data is transmitted between each of PKGs 141, 14n and 151, and the TSW part 16, time division data is multiplexed at timing proper to each PKG with the starting time of a reference clock as reference and the multiplexed data is also made so as to be divided.例文帳に追加

そして、各ＰＫＧ１４１、ＰＫＧ１４ｎ、ＰＫＧ１５１とＴＳＷ部１６との間でシリアルデータを伝送する場合は、基準クロックの立ち上げ時を基準とし、各ＰＫＧ固有のタイミングで時分割データを多重化すると共に、多重化されたデータを分離するようにする。 - 特許庁

Concretely, reflow or aging process X is added between a BT(bias test) process 2 and a lead molding process 3 or between the lead molding process 3 and a shipment process 4, in a semiconductor device manufacturing process including each of processes for package(PKG) cutting separation 1, selection/BT 2, lead molding 3, shipment 4 and mounting reflow 5.例文帳に追加

具体的には、パッケージ（ＰＫＧ）を切断分離１，選別／ＢＴ２，リード成形３，出荷４，実装リフロー５する各工程を含む半導体装置製造プロセスにおいて、ＢＴ工程２とリード成形工程３との間、または、リード成形工程３と出荷工程４との間に、リフローまたはエージング工程Ｘを追加する。 - 特許庁

A semiconductor device 1 includes a semiconductor chip 11, a film 15 (first film) which is made of a low-permittivity material and covers only the inside of a bonding pad 18, particularly an active region other than the edge of the semiconductor chip 11, and PKG molding resin 14 (sealing resin) covering the semiconductor chip 11 and the film 15.例文帳に追加

半導体装置１は、半導体チップ１１と、ボンディングパッド１８の内側のみ、特に半導体チップ１１の周縁部を残してアクティブ領域を覆うように設けられた、低誘電率材料からなるフィルム１５（第１のフィルム）と、半導体チップ１１およびフィルム１５を覆うように設けられたＰＫＧ成形樹脂１４（封止樹脂）と、を備えている。 - 特許庁

A device 1 in which a two-input NOR circuit 4 having an Add-Pad 3 and an ADV-Pad 2 as input is disposed for each address input which enable the address input and data input/output to be used in common, and package (PKG) boards for the former system and the latter system for mounting the device 1 are prepared.例文帳に追加

アドレス入力とデータ入出力を共用可能とする本数のアドレス入力に対してＡｄｄ−Ｐａｄ３とＡＤＶ−Ｐａｄ２を入力とする２入力ＮＯＲ回路４を配置したデバイス１と、このデバイス１の搭載するため前者の方式用と後者の方式用のパッケージ（ＰＫＧ）基板を準備する。 - 特許庁