「programming voltage」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a nonvolatile memory device for reducing the chip size by removing a common source line, sharing a source selection transistor from which two memory blocks are applied with voltage via the source selection line, and its programming method and reading method.例文帳に追加

共通ソースラインを除去し、２つのメモリブロックがソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して、チップサイズを減らす不揮発性メモリ装置ならびにそのプログラム方法および読取り方法を提供する。 - 特許庁

A first group technique focuses the lens on inadequate subthreshold value behaviors of deteriorated memory elements by carrying out cycle operation of the cells, then programming them to a potential higher than earth potential, and then reading the cells with a control gate voltage lower than a threshold voltage for the potential in order to see whether the cells are conducted.例文帳に追加

第１の組の技法は、セルをサイクル動作させ、次いでそれらを接地状態よりも高い状態へとプログラムし、次いでそれら導通しているかどうかを見るためにこの状態のしきい値電圧より低いコントロールゲート電圧によってそれらを読み出すことで劣化記憶素子の不十分な副しきい値挙動に焦点を合てる。 - 特許庁

A method for programming the OTP memory comprises the steps of selecting the state device, applying write voltage to a row conductor electrically connected with a selected state device, and grounding a column conductor electrically connected with the selected state device.例文帳に追加

ＯＴＰメモリをプログラムする方法は、状態素子を選択するステップと、書込み電圧を選択された状態素子に電気接続された行方向導体に印加するステップと、選択された状態素子に電気接続された列方向導体を接地するステップからなる。 - 特許庁

The semiconductor device includes: a semiconductor substrate with a source region and a drain region formed thereon; a floating gate formed between the source region and the drain region to form a channel based on a programming and an erasing conditions and to control a current flow between the source region and the drain region; and a tunnelling gate to determine the programming and the erasing conditions in the floating gate based on an applied voltage.例文帳に追加

半導体素子は、ソース領域とドレイン領域が形成された半導体基板と、上記ソース領域とドレイン領域との間に形成されてプログラム及び消去状態によってチャネルを形成し、上記ソース領域とドレイン領域との間の電流の流れを制御するフローティングゲートと、印加される電圧によって上記フローティングゲートのプログラム及び消去状態を決定するトンネリングゲートとを含んで構成される。 - 特許庁

By choosing a code scheme, which does not cause the memory cells to be programmed to the wrong threshold voltage during the second programming pass, the memory cells is programmed in accordance with substitute data that would not cause the cells to be programmed to a state containing an error.例文帳に追加

第２のプログラミングパス中、誤ったしきい値電圧に合わせたプログラミングをこのメモリセルに行わせないようにするコード構成を選択することにより、エラーを含む状態に合わせたプログラミングをこのセルに行わせないようにする代替データに基づいてこのメモリセルのプログラミングを行う。 - 特許庁

To provide an integrated circuit apparatus and electronic equipment in which control of P type and N type MOS transistors constituting a transfer gate connected to a memory cell at the time of reading and erasing modes and programming can be changed to secure breakdown voltage and a sub-word line decoder which can be reduced in area is mounted.例文帳に追加

耐圧確保のために、リード及び消去モードとプログラム時とで、メモリセルに接続されたトランスファーゲートを構成するＰ型及びＮ型ＭＯＳトランジスタの制御を変更でき、かつ、小面積化を達成できるサブワード線デコーダを搭載した集積回路装置及び電子機器を提供すること。 - 特許庁

To provide a split gate flash EEPROM by composing a control gate and a floating gate in a vertical position, and by downsizing a cell to realize a high coupling ratio and to decrease a programming voltage with its demagnetizing property improved with a part of the control and floating gate overlapped, and to provide its manufacturing method.例文帳に追加

コントロールゲートとフローティングゲートを垂直形態で構成し、セルを小さくし、高カップリング比を実現し、プログラミング時電圧を低減したスプリットゲートフラッシュEEPROMとその製造方法を提供し、コントロール及びフローティングゲートを一部オーバーラップして消去特性を向上する。 - 特許庁

The programming method of the nonvolatile memory device further includes steps of: performing a program operation by applying stepwise dummy program pulses having a second pulse width and increasing the program pulses by a second step voltage; performing a program operation by applying program pulses having a first step voltage and a first pulse width; and verifying whether the program is completed by the program operation.例文帳に追加

また、本発明の不揮発性メモリ装置のプログラム方法は、第２のパルス幅を有し、第２のステップ電圧ずつ増加する階段状ダミープログラムパルスを印加してプログラム動作を行う段階と、第１のステップ電圧及び第１のパルス幅を有するプログラムパルスを印加してプログラム動作を行う段階と、前記プログラム動作によりプログラムが完了したかを検証する段階を含むことを特徴とする。 - 特許庁

A programming method of the nonvolatile data storage device including a plurality of memory blocks sharing one block word line includes the steps of: selecting the plurality of memory blocks, applying program voltage to a selected word line of a memory block in which the program is executed among the plurality of memory blocks, and applying bipolar-prohibited voltage to a word line of a memory block in which a program in the plurality of memory blocks is prohibited.例文帳に追加

一つのブロックワードラインを共有する複数のメモリブロックを含む不揮発性データ貯蔵装置のプログラム方法は、前記複数のメモリブロックを選択する段階と、前記複数のメモリブロックの中でプログラムが実行されるメモリブロックの選択されたワードラインにプログラム電圧を印加する段階と、前記複数のメモリブロックの中のプログラムが禁止されるメモリブロックのワードラインにバイポーラ禁止電圧を印加する段階とを含む。 - 特許庁

The method of programming the nonvolatile memory device includes steps of: performing a program operation on a first page; counting a program pulse application number until the program operation on the first page is completed; comparing the counted program pulse application number with a threshold to reset the program start voltage; and performing the program operation on a second page using the reset program start voltage.例文帳に追加

第１頁に対してプログラム動作を行う段階と、前記第１頁に対するプログラム動作が完了するまでプログラムパルス印加回数をカウントする段階と、前記カウントされたプログラムパルス印加回数としきい値を比較してプログラム開始電圧を再設定する段階と、第２頁に対して前記再設定されたプログラム開始電圧に応じてプログラム動作を行う段階とを含む構成としたことを特徴とする。 - 特許庁

Since the power source voltage Vdd is impressed to the n-type semiconductor substrate 11 via an electrode 22, a current easily flows to the leak path due to the rectifying action of diode when an external input is applied and thereby breakdown of the second easy breakdown region 17b for the purpose other than the programming can be prevented.例文帳に追加

Ｎ型半導体基板１１には電極２２を介して電源電圧Ｖｄｄが印加されているため、外部入力があった場合ダイオードの整流作用からリークパス部を電流が流れやすくなり、プログラミング目的以外で第２易破壊領域１７ｂが破壊されるのを防ぐことができる。 - 特許庁

In an FPGA, a non-volatile reprogrammable interconnection cell with a switch transistor and at least a second transistor for programming and sensing or a buried N+ region for the second transistor and a program for sensing applies a high voltage onto a common control gate for cell erasure operation.例文帳に追加

ＦＰＧＡおいて、スイッチトランジスタとプログラミング及びセンスのための少なくとも１つの第２トランジスタ、または、センスのための第２トランジスタ及びプログラムのための埋め込まれたＮ＋領域を有する不揮発性再プログラム可能相互接続セルがセル消去操作のために共通制御ゲート上に高電圧を印加する。 - 特許庁

A method for programming the semiconductor memory device includes the steps of: charging at least one inhibit string channel connected to a program bit line among a plurality of bit lines and at least one channel among inhibit strings connected to an inhibit bit line, to a precharge voltage supplied to a common source line; and boosting the precharged channel by supplying a word line voltage to a plurality of cell strings.例文帳に追加

本発明による半導体メモリー装置のプログラム方法は、複数のビットラインの中でプログラムビットラインに連結される少なくとも１つのインヒビットストリングのチャンネルと、インヒビットビットラインに連結されるインヒビットストリングの中で少なくとも何れか１つのチャンネルとを共通ソースラインに供給されるプリチャージ電圧に充電する段階と、ワードライン電圧を複数のセルストリングに供給してプリチャージされたチャンネルをブースティングさせる段階と、を有する。 - 特許庁

This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加

ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも２つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁