「programming voltage」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A program voltage is applied to both the electrodes 13 and 17, for allowing an electrode material to easily react to the anti-fuse film for reliable continuity and programming.例文帳に追加

両電極１３，１７にプログラム電圧を印加して電極材料とアンチヒューズ膜の反応を容易に起こさせ、確実に導通させ、プログラムする。 - 特許庁

To provide a NOR flash memory device of which the source line voltage is prevented from rising at the program verification operation, and its programming method.例文帳に追加

プログラム検証動作時にソースラインの電圧が上昇することを防止することができるＮＯＲフラッシュメモリ装置及びそのプログラム方法に提供すること。 - 特許庁

By a method for programming the flash memory device, program voltage is supplied to the selected word line in a state in which a channel region of the string is made floating.例文帳に追加

本発明のプログラム方法によれば、前記ストリングのチャンネル領域がフローティングされた状態で、選択されたワードラインにプログラム電圧が供給される。 - 特許庁

To provide a charge trap type nonvolatile memory device which prevents the phenomenon in which threshold voltage distribution is varied by applying voltage detrapping electric charges shallow-trapped during applying program pulse voltage, and improves reliability of read-out, and also to provide its programming method.例文帳に追加

プログラムパルス電圧の印加時にシャロートラップされた電荷をデトラップ(detrap)させる電圧を印加してしきい値電圧分布が変化する現象を防ぎ、読み出しの信頼性を高めるチャージトラップ型不揮発性メモリ装置とそのプログラム方法を提供する。 - 特許庁

To reduce starting time before an output voltage of a charge pump circuit is increased to a level necessary for generation of a high drive voltage used for programming operation or erasing operation of a nonvolatile storage device that performs dual voltage operation.例文帳に追加

デュアル・ボルテージ動作を可能とする不揮発性記憶装置のプログラム動作もしくは消去動作に使用される高い駆動電圧の生成に必要なレベルまでチャージポンプ回路の出力電圧が上昇するまでの起動時間を短縮すること。 - 特許庁

The reference voltage generating device includes a reference voltage generating part which generates a reference voltage of specific level, a decoding part 60 which generates a decoded signal for adjusting the level of the reference voltage through antifuse programming, and a voltage adjustment part which adjusts the level of the reference voltage supplied from the reference voltage generation part by dividing the reference voltage by using plural resistances according to the decoded signal supplied from the decoding part.例文帳に追加

基準電圧生成器は、所定レベルの基準電圧を生成する基準電圧生成部と、アンチヒューズのプログラミングにより基準電圧のレベルを調整するための復号化信号を生成する復号化部（６０）と、復号化部から供給された復号化信号に基づいて複数の抵抗を用いて基準電圧を分圧することによって基準電圧生成部から供給された基準電圧のレベルを調整する電圧調整部とを含む。 - 特許庁

Thus, a capacity coupling efficiency of the floating gate is improved by applying a programming voltage to the control active region and erase active region to ground the reading active region, or by applying the programming voltage to the control active region and reading active region to ground the erase active region.例文帳に追加

これにより、制御活性領域及び消去活性領域にプログラミング電圧を印加し、読み取り活性領域を接地するか、または制御活性領域及び読み取り活性領域にプログラミング電圧を印加し、消去活性領域を接地して、浮遊ゲートの容量結合効率を向上させる。 - 特許庁

In the nonvolatile memory device, the memory system including the device, and the programming method thereof, a peak current and power consumption generated during programming can be decreased by changing bit line inhibit voltage depending on program conditions.例文帳に追加

本発明に係る不揮発性メモリ装置、それを含むメモリシステム、及びそのプログラミング方法は、プログラム条件によってビットライン禁止電圧を変更することによって、プログラミング時に発生するピーク電流及び消費電力を減らすことができる。 - 特許庁

This method of programming a nonvolatile memory element includes steps of: applying a program voltage to a memory cell; applying a supplementary pulse to the memory cell to facilitate stabilization of an electric charge, after the program voltage is applied; applying a recovery voltage to the memory cell after applying the supplementary pulse; and verifying the memory cell by applying a verification voltage after the recovery voltage is applied.例文帳に追加

メモリセルにプログラム電圧を印加するステップと、プログラム電圧印加後、電荷の安定化を促進するように補充パルスを印加するステップと、補充パルスに続いてメモリセルに回復電圧を印加するステップと、回復電圧印加後に、検証電圧を印加して検証するステップと、を含む不揮発性メモリ素子のプログラム方法である。 - 特許庁

Also, the memory device includes a substrate and a gate structure formed on the substrate, and the gate structure has the characteristics exhibiting a faster flat band voltage shift under the negative voltage bias than the positive voltage bias, and the gate structure receives the negative voltage bias during the programming of the memory device and receives the positive voltage bias during the erasing operation of the memory device.例文帳に追加

また、基板とこの基板上に形成されたゲート構造体とを備え、ゲート構造体は、フラットバンド電圧のシフトが正電圧バイアスより負電圧バイアスでさらに速い特性を有し、ゲート構造体は、メモリ素子のプログラミング時には、負電圧バイアスを受信し、メモリ素子の消去動作時には、正電圧バイアスを受信するメモリ素子である。 - 特許庁

To provide a nonvolatile semiconductor device which expands a setting range of a threshold voltage for a memory cell by practically increasing the threshold voltage of the memory cell for reading after programming; and to provide its control method.例文帳に追加

読み出し時にプログラム後のメモリセルの閾値電圧を実質的に増加させることにより、メモリセルの閾値電圧の設定範囲を拡大することが可能な不揮発性半導体記憶装置とその制御方法を提供する。 - 特許庁

The programming method includes: determining the amorphous state of a chalcogenide material to form programming areas having threshold voltages corresponding to high and low data; and controlling the quenching speed of the chalcogenide material based on the time control of the trailing edge of programming pulses to adjust the threshold voltage of the chalcogenide material.例文帳に追加

カルコゲニド物質の非晶質状態を決定して、ハイデータとローデータとに対応するしきい電圧を有するプログラミング領域を形成し、プログラミング時、プログラミングパルスのトレーリングエッジの時間的制御によって前記カルコゲニド物質の冷却速度を制御し、これによって前記カルコゲニド物質のしきい電圧を調節するプログラミング方法である。 - 特許庁

To provide a programming method for a semiconductor memory by which reduction of an access time or a state of insufficient threshold voltage margin caused by decrease of a memory cell current can be dissolved.例文帳に追加

メモリセル電流の低下に起因するアクセスタイムの低下や，しきい値電圧マージン不足を解消することの可能な半導体記憶装置のプログラム方法を提供する。 - 特許庁

During a programming period Tpr, 1st and 2nd switching transistors are set to the ON-state in order to make a capacitive element hold a charge amount responsive to a data signal voltage Vdata.例文帳に追加

プログラミング期間Ｔprでは、データ信号電圧Ｖdataに応じた電荷量を容量素子に保持させるために、第１と第２のスイッチングトランジスタをオン状態に設定する。 - 特許庁

To provide a flash memory device capable of generating uniform voltage drop by a source line regardless of the number of memory cells to be programmed and a method of programming the flash memory device.例文帳に追加

プログラムされるメモリーセルの個数に関係なくソースラインで均一な電圧降下を発生することができるフラッシュメモリー装置及びこの装置のプログラム方法を提供する。 - 特許庁

This data storage device 410 comprises a group 412 of programmable resistance memory elements 110, and a circuit 418 that supplies programming voltage to the selected memory elements of the group and that protects over-writing of the selected memory elements during programming by disconnecting programming voltage when the selected memory elements with the measured parameters of the memory elements being selected are shown to be already programmed.例文帳に追加

プログラム可能な抵抗メモリ素子１１０のグループ４１２と、前記グループの選択されたメモリ素子にプログラミング電力を供給し、前記選択されたメモリ素子の実測パラメータが前記選択されたメモリ素子が既にプログラミングされていることを示すときに、前記プログラミング電力を断つことにより前記選択されたメモリ素子のプログラミング中において上書きを保護する回路４１８とを備えるデータ記憶装置４１０を提供する。 - 特許庁

The programming method includes that program voltage is applied to a selected word line out of word lines, first pass voltage is applied to at least one word line being adjacent to the selected word line, and second pass voltage is applied to the most outer block word line out of word lines.例文帳に追加

本発明のプログラム方法は、ワードラインのうち選択されたワードラインにプログラム電圧を印加し、選択されたワードラインに隣接する少なくとも一つのワードラインに第１パス電圧を印加し、ワードラインのうち最外郭ワードラインに第２パス電圧を印加することを含む。 - 特許庁

This method controls set pulse width by monitoring the status of a memory component with a method for comparing a bit line voltage with a reference voltage during a programming action and the method for comparing the cell resistance with the cell resistance of the set status.例文帳に追加

本発明は、プログラミング動作の間、ビットライン電圧を基準電圧と比較する方法や、セル抵抗をセット状態のセル抵抗と比較する方法によってメモリ素子の状態をモニタリングすることにより、セットパルス幅を制御する。 - 特許庁

To provide a memory device capable of reducing a threshold voltage distribution of a selection transistor having a charge storage layer, especially a NAND flash memory device and its programming method, and a memory system using the same.例文帳に追加

電荷格納層を有する選択トランジスタのしきい電圧分布を減らすメモリ装置、特にＮＡＮＤフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステムを提供する。 - 特許庁

Word line selection is performed by decoding logic operating at V_DD while a bit line drive is switched between V_DD and a higher voltage V_P for programming.例文帳に追加

ワード・ライン選択は、Ｖ_ＤＤにおいて動作するデコード論理によって実施され、一方ビット・ライン・ドライブは、Ｖ_ＤＤとプログラミングのためのより高い電圧Ｖ_Ｐとの間でスイッチ切替えされる。 - 特許庁

To provide a flash memory device in which difference of threshold value voltage between cells of the same word line caused by separation distance to a row selecting circuit is decreased, and also to provide a method for programming the same.例文帳に追加

行選択回路との離隔距離によって生ずる同一のワードラインのセル間のしきい値電圧差を減らすことができるフラッシュメモリ装置およびそのプログラム方法を提供する。 - 特許庁

To apply selectively different self-boosting techniques to a string of serially connected memory cells in response to a programming voltage applied to the selected word line, in a flash memory device.例文帳に追加

フラッシュメモリ装置において、相異するセルフブースト技術が選択されたワードラインに印加されるプログラミング電圧に応答して、選択的に直列接続したメモリセルのストリングに適用される。 - 特許庁

The memory device and method for operating the same are provided, and this method includes applying the negative voltage bias to the memory device during the programming operation of the memory device and applying a positive voltage bias to the memory device during the erasing operation of the memory device.例文帳に追加

メモリ素子にメモリ動作を行うための方法についてのものであって、メモリ素子のプログラム時には、メモリ素子に負電圧バイアスを印加し、メモリ素子の消去時には、メモリ素子に正電圧バイアスを印加できるメモリ素子の動作方法である。 - 特許庁

While applying the refresh voltage, programming of the PMC memory cell in the erased state to the programmed state is prevented, and that, by applying the refresh voltage, stabilizing the programmed state of the PMC memory cell is performed.例文帳に追加

リフレッシュ電圧は、リフレッシュ電圧を印加する間、消去状態にあるＰＭＣメモリセルのプログラム状態へのプログラムが防止され、また、リフレッシュ電圧を印加することによって、ＰＭＣメモリセルのプログラム状態が安定になるように選択される。 - 特許庁

The programming method of the nonvolatile memory device includes steps of: receiving a first program operation instruction; performing a program operation according to a program start voltage stored in a program start voltage storage part; and updating the program start voltage with a program voltage applied when a memory cell programmed at a verify voltage or higher during the program operation is first generated.例文帳に追加

本発明の不揮発性メモリ装置のプログラム方法は、第１プログラム動作命令が入力される段階と、プログラム開始電圧格納部に格納されたプログラム開始電圧に応じてプログラム動作を行う段階と、前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階とを含むことを特徴とする。 - 特許庁

In a method of programming a MOS transistor electric fuse formed in a semiconductor well, a gate electrode and a gate insulating film formed between the gate electrode and one of source and drain regions are substantially short-circuited by applying a first voltage to the gate electrode and a second voltage which is different from the first voltage to one of the source and drain regions.例文帳に追加

半導体ウェル中に形成されたＭＯＳトランジスタ型電気ヒューズのプログラム方法において、ゲート電極に第１の電圧を印加し、ソース・ドレイン領域の一方に第１の電圧と異なる第２の電圧をかけ、ゲート電極とソース・ドレイン領域の一方との間のゲート絶縁膜のみを実質的に短絡させる。 - 特許庁

In a method for controlling a non-volatile semiconductor memory, program pulses P1, P2,...Pn whose magnitude of voltage is gradually increased are inputted to the control terminal of a memory cell, the total of pulse width tpp of the program pulses Pn at the maximum voltage is made half the time tpgm required for programming a memory cell by using only the maximum voltage (-Vgend).例文帳に追加

この不揮発性半導体メモリの制御方法は、漸次電圧の大きさが増加する複数のプログラムパルスＰ_1,Ｐ_2,…Ｐｎをメモリセルの制御端子に入力し、最大電圧時のプログラムパルスＰｎのパルス幅ｔppの合計を、その最大電圧(−Ｖｇend)のみでメモリセルをプログラムするのに必要な時間ｔpgmの２分の１にする。 - 特許庁

The flash memory device includes: a memory cell array having memory cells arrayed on word lines and bit lines; a voltage generating circuit constituted so as to generate a program voltage to be applied to a selected word line; a program voltage controller constituted so as to variably control a start level of the program voltage to be applied to remaining pages of each word line by a programming characteristic of the first page of each word line.例文帳に追加

フラッシュメモリ装置はワードラインとビットラインに配列されたメモリセルを有するメモリセルアレイと、選択されたワードラインに印加されるプログラム電圧を発生するよう構成される電圧発生回路と、各ワードラインの一番目のページのプログラム特性により、各ワードラインの残りのページに適用されるプログラム電圧の開始レベルを可変制御するよう構成されるプログラム電圧制御器を含む。 - 特許庁

The method for programming the NAND-type flash memory device comprises a first process for applying first voltage to one or more unselected wordlines, a second process for applying a predetermined bitline voltage to an unselected bitline, and a third process for applying a second voltage to the un-selected wordlines and applying a third voltage to a selected wordline out of the wordlines.例文帳に追加

ナンド型フラッシュメモリ装置で、プログラミング法は、ワードラインのうち一つ以上の非選択のワードラインに第１電圧を印加する第１過程と、ビットラインのうち非選択のビットラインに所定のビットライン電圧を印加する第２過程と、前記非選択のワードラインには第２電圧、前記ワードラインのうち選択されたワードラインには第３電圧を印加する第３過程とを備える。 - 特許庁

To provide a program count circuit which can be realized simply and in which the number of times of programming and verifying can be adjusted as necessary, and a program word line voltage generating circuit for a flash memory element using this circuit.例文帳に追加

具現が簡単であり、必要に応じてプログラム及びベリファイの回数調節が可能なプログラムカウント回路及びこれを用いたフラッシュメモリ素子のプログラムワードライン電圧発生回路を提供すること。 - 特許庁

A second power supply VDD 2 outputs a programming voltage Vpp to a node Nvs, an output terminal RCB goes to a level Vpp, and the insulation of a transistor 5 with a thin-gate insulation film is destroyed.例文帳に追加

節点Ｎｖｓには第２の電源ＶＤＤ２からプログラミング電圧Ｖｐｐが出力され、出力端子ＲＣＢがＶｐｐのレベルになり、薄いゲート絶縁膜を有するトランジスタ５が絶縁破壊される。 - 特許庁

To provide a liquid crystal display device capable of always displaying a desired pattern, without programming a voltage signal for display, a manufacturing method for the liquid crystal display device, and electronic equipment.例文帳に追加

表示のための電圧信号をプログラムすることなく所望のパターンを常時表示させることが可能な液晶表示装置、液晶表示装置の製造方法、および電子機器を提供すること。 - 特許庁

Capacity sections are arranged on the lower sidewalls of groove sections 24c and 24d formed in a semiconductor substrate and the programming of the element 48 is performed by breaking the capacity sections by impressing a high voltage upon the sections.例文帳に追加

半導体基板内部に形成された溝部２４ｃ，２４ｄの下部の側壁に容量部が配置され、高電圧を印加して容量部を破壊することで、フューズ素子４８のプログラムを行う。 - 特許庁

The OTPROM is thus compatible with and can be integrated with other technologies without adding costs and supports optimization of a high current path for minimal voltage drop during fuse programming.例文帳に追加

ＯＴＰＲＯＭは、それゆえコストを加算することなしに他の技術と適合可能で、統合することができ、そして、ヒューズ・プログラミングの間、電圧降下を最小にする高電流経路の最適化をサポートする。 - 特許庁

To provide a method of programming a nonvolatile memory device to set a program start voltage in consideration of the program speed of each cell.例文帳に追加

本発明の不揮発性メモリ装置のプログラム方法は、各セルのプログラム速度に応じてプログラム開始電圧を異なって設定する不揮発性メモリ装置のプログラム方法を提供することを目的としている。 - 特許庁

To provide a flash memory device in which variation in threshold voltage of a flash memory cell can be prevented/minimized while performing a high speed program, its programming method, a memory system including it, and a computer system.例文帳に追加

高速プログラムを遂行しながらフラッシュメモリセルのしきい値電圧の変化を防止／最小化できるフラッシュメモリ装置及びそのプログラム方法、並びにそれを含むメモリシステム及びコンピュータシステムを提供する。 - 特許庁

Meanwhile, the programming voltage is applied to the control active region and reading active region, and a minus voltage is applied to the erase active region, and by improving an electric field between the capacity coupled floating gate and the erase active region, an F-N tunneling is furthermore often generated.例文帳に追加

一方、制御活性領域及び読み取り活性領域にプログラミング電圧を印加し、消去活性領域にマイナス電圧を印加して、容量結合された浮遊ゲートと消去活性領域との間の電界を高めることによって、Ｆ−Ｎトンネリングをさらによく起こす。 - 特許庁

Also, when the programming period Tpr is changed over to a light emitting period Tem, the 1st and 2nd switching transistors are switched to the OFF-state, and thereby the capacitive element is made to hold a charge amount which is independent of the threshold voltage of the driving transistor but dependent on the data signal voltage.例文帳に追加

また、プログラミング期間Ｔprから発光期間Ｔemに切り替わる際は、第１と第２のスイッチングトランジスタをオフ状態に切り換えることによって、容量素子に、駆動トランジスタのしきい値電圧に依存せず、かつ、データ信号の電圧に依存する電荷量を保持させる。 - 特許庁

The programming voltage Vpp is sufficiently large to melt down the main electric path when the controlling electrode of a transistor 4 floats and not sufficient to melt down the main electric path when the controlling electrode is connected to a proper prescribed voltage instead of floating.例文帳に追加

プログラミング電圧Ｖｐｐは、トランジスタ４の制御電極が浮遊している場合には主導電路を溶断するのに十分なほど大きく、制御電極が浮遊せず適切な規定電圧に接続されている場合には主導電路を溶断するのには不十分である。 - 特許庁

This memory device comprises memory cells (10) provided with memory structure being switchable for a memory state, and a programming circuit (40) in which first voltage is applied to a first node of the memory structure and second voltage is applied to a second node so that the first voltage and the second voltage are made inverse polarity each other, and which performs writing for the memory cell (10).例文帳に追加

メモリ装置であって、記憶状態のスイッチングが可能な記憶構造を備える記憶セル（１０）と、第１の電圧及び第２の電圧が逆極性になるようにして、前記記憶構造の第１のノードに前記第１の電圧を印加し、前記記憶構造の第２のノードに前記第２の電圧を印加して、前記記憶セル（１０）に書き込みを施すプログラミング回路（４０）が含まれている、メモリ装置。 - 特許庁

Timing for programming the first or second electric fuse with the different program characteristics is changed, a plurality of voltage levels are realized in the connection node between the electric fuses and the switching elements, and multiple values are realized with a minimum circuit scale.例文帳に追加

プログラム特性が異なる第１あるいは第２の電気ヒューズをプログラムするタイミングを変更し、電気ヒューズとスイッチング素子の接続ノードの電圧レベルを複数実現し、多値を最小の回路規模で実現する。 - 特許庁

Further, the supply of the power supply voltage to the basic blocks is controlled using a programming cell formed using a field effect transistor whose channel formation region is formed using an oxide semiconductor, the field effect transistor having extremely low off-state current or extremely low leakage current.例文帳に追加

さらに、基本ブロックへの電源電圧の供給を、オフ電流またはリーク電流が極めて小さい酸化物半導体を用いた絶縁ゲート電界効果型トランジスタを用いたプログラム素子によって、制御する。 - 特許庁

Storage of information represented by a multi-bit word in a single non-volatile memory cell is made possible by programming the threshold voltage of the non-volatile memory to a specific threshold level corresponding to the multi-bit word.例文帳に追加

マルチビットワードによって表される情報を１つの非揮発性メモリセルに格納することは、非揮発性メモリの閾値電圧をマルチビットワードに対応する特定の閾値レベルにプログラムすることによって可能になる。 - 特許庁

Simultaneously, a third voltage Vd is applied to the bit line BL2 connected to the second cell to perform programming so as to be the PV2 state having the distributions of the threshold voltages higher than the PV1 state and lower than the PV3 state.例文帳に追加

同時に、第２セルに連結されたビット線ＢＬ２には第３電圧Ｖｄを印加してＰＶ１状態より高く、ＰＶ３状態より低いしきい電圧の分布を有するＰＶ２状態となるようにプログラムする。 - 特許庁

One apparatus includes a pre-charge circuit 440 configured to supply a pre-charge voltage to a column of LED pixels, a programming circuit 340 configured to supply current to the column, and a switch 450 configured to selectively couple the pre-charge circuit or the programming circuit to the column.例文帳に追加

１つの装置は、事前充電電圧をＬＥＤピクセルの列に供給するよう構成された事前充電回路４４０と、電流を前記列に供給するよう構成されたプログラミング回路４３０と、前記事前充電回路または前記プログラミング回路を前記列に選択的に結合するよう構成したスイッチ４５０とを備えている。 - 特許庁