「programming voltage」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a method of programming a nonvolatile memory device capable of variably setting a program start voltage based on the increase of the number of programming/erasing times.例文帳に追加

プログラム／消去動作回数の増加によって可変的にプログラム立ち上がり電圧を設定することができる不揮発性メモリ装置のプログラム方法を提供する。 - 特許庁

A programming method for a multilevel nitride memory cell is used for storing a plurality of different programming states which correspond to a plurality of different critical voltage levels, respectively.例文帳に追加

マルチレベル窒化物メモリセルのプログラミング方法であって、複数の異なる臨界電圧レベルにそれぞれ対応する複数の異なるプログラミング状態を記憶するために用いられる。 - 特許庁

FN erasure is achieved by taking the potential of the n-well to the programming voltage, while keeping the potential of the control capacitor at a low voltage.例文帳に追加

ＦＮ消去は、制御キャパシタの電位を低電圧に保ちながらｎウエルの電位をプログラミング電圧に取ることによって達成される。 - 特許庁

To provide the programming / erasing voltage supply circuit of a flash memory cell capable of normally performing programming / erasing operations regardless of a change in programming / erasing characteristic and improving the reliability of the circuit and the service life of the cell.例文帳に追加

プログラム／消去特性変化に拘わらずプルグラム／消去動作を正常的に行うことができ、回路の信頼度および素子の寿命を向上させることのできるフラッシュメモリ素子のプログラム／消去電圧供給回路を提供する。 - 特許庁

The programming method performs a first programming operation with respect to a memory cell, recovers original data by performing a recovery read operation after completing the first programming operation, and uses a verification read voltage that is higher than that used during the first programming operation to perform a second programming operation with respect to the memory cell.例文帳に追加

本発明によるプログラム方法は、メモリセルに対する第１プログラム動作を行い、前記第１プログラム動作完了後に回復読み出し動作を行なって原データを回復し、前記第１プログラム動作時に使用される検証読み出し電圧より高いレベルの検証読み出し電圧を使用して前記メモリセルに対する第２プログラム動作を行なう。 - 特許庁

To provide a programming method for a ferroelectric memory device, capable of adjusting the level of a reference voltage.例文帳に追加

レファレンス電圧のレベルを調節することができる強誘電体メモリ装置のプログラム方法を提供する。 - 特許庁

In order to operate a bit line in GND-VCC, a back gate voltage of 4 V is applied to a cell well in programming.例文帳に追加

ビットラインをＧＮＤ〜ＶＣＣで動作させるために、プログラム時にセルウェルに４Ｖのバックゲート電圧を印加する。 - 特許庁

The calibration method for the crystal-less keyless entry system includes programming for compensating the temperature and compensating the voltage in the memory.例文帳に追加

クリスタルレスキーレスエントリシステムの較正方法は、メモリ中の温度補償及び電圧補償のプログラミングを含む。 - 特許庁

To provide a programming method of a ferroelectric memory device which can regulate a level of a reference voltage.例文帳に追加

レファレンス電圧のレベルを調節することができる強誘電体メモリ装置のプログラム方法を提供する。 - 特許庁

Programming each cell is effected by voltage biasing a common control gate line and source/drain for a sensing transistor 12.例文帳に追加

セルのプログラミングは、共通の制御ゲートラインと、感知トランジスタのソース／ドレインとをバイアスする電圧により行われる。 - 特許庁

The programming circuit 102 operates in the 2nd programming mode following the 1st programming mode, and applies the writing pulses having the writing capabilities equal to the last writing pulses used in the 1st programming mode or smaller to the memory elements having the thresholds lower than the 2nd reference voltage which is higher than the 1st reference voltage, until the thresholds become equal to the 2nd reference voltage or higher.例文帳に追加

プログラム回路１０２は、第１のプログラミングモードに後続して、第２のプログラミングモードで動作し、第１の基準電圧よりも高い第２の基準電圧よりも低いしきい値を有する記憶素子に、そのしきい値が第２の基準電圧以上となるまで、第１のプログラミングモード動作した際の最終書込みパルスの書込み能力と同じか又はそれよりも低い書込み能力を有する書込みパルスを印加する。 - 特許庁

When a write-in operation is performed, high programming voltage is applied to a selective word line, path voltage is applied to other work line, a power source voltage VCC is applied to the gate of the selective transistor 21.例文帳に追加

書き込みのとき、選択ワード線に高電圧のプログラミング電圧Ｖ_pgm を印加し、他のワード線にパス電圧Ｖ_passを印加し、選択トランジスタ２１のゲートに電源電圧Ｖ_CCを印加する。 - 特許庁

To provide a flash memory system provided with a circuit where fluctuation of bit line voltage can be reduced in programming operation, and to provide a method for controlling bit line voltage thereof.例文帳に追加

プログラム動作時にビットライン電圧の変化を減らすことができる回路を備えるフラッシュメモリ装置及びそのビットライン電圧制御方法を提供する。 - 特許庁

The memory device (100) includes: at least one array (102) of nonvolatile memory cells (201); and a voltage supply component (122) configured to generate a programming voltage for simultaneously programming the plurality of memory cells (201).例文帳に追加

メモリデバイス（１００）は、不揮発性メモリセル（２０１）の少なくとも１つのアレイ（１０２）と、複数のメモリセル（２０１）を同時にプログラムするためのプログラミング電圧を発生させるよう構成された電圧供給コンポーネント（１２２）とを備える。 - 特許庁

For example, the non-local self-boosting and the local self-boosting are selectively applied in response to the first string of serially connected cells in response to the programming voltage during an incremental step pulse programming operation.例文帳に追加

例えば、ノンローカルセルフブーストとローカル−セルフブーストは、増加形ステップパルスプログラミング動作間のプログラミング電圧に応答して、直列接続したセルの第１ストリングに選択的に適用される。 - 特許庁

The step of adapting comprise a step for determining the voltage level of the programming pulse, used to program the fastest bit of the memory array and a step setting an initial programming pulse level to a level in the general vicinity of the programming pulse level of the fastest bit.例文帳に追加

適応させるステップは、メモリアレイの高速ビットをプログラムするために使用されるプログラミングパルスの電圧レベルを決定するステップと、メモリアレイの初期プログラミングパルスレベルを、高速ビットのプログラミングパルスに概して近接したレベルに設定するステップとを含む。 - 特許庁

To provide a programming method of a flash memory cell by which read-out defect caused by over-program can be improved, a threshold voltage target can be set freely at the time of programming of a cell, and which can be used also as a programming method of a multi-level cell, and a programming method of a NAND type flash memory using this.例文帳に追加

オーバプログラムに起因する読出し欠陥を改善することができ、セルのプログラム時にしきい値電圧ターゲットを自由に設定することができ、マルチレベルセルのプログラム方法としても使用可能なフラッシュメモリセルのプログラム方法及びこれを用いたＮＡＮＤ型フラッシュメモリのプログラム方法を提供する。 - 特許庁

The programming method of a nonvolatile memory device includes: a step of executing a plurality of programming loops in a memory cell in a memory cell array; and a step of changing program inhibit voltage applied to a bit line of a memory cell in which programming is completed when a plurality of programming loops are executed.例文帳に追加

本発明の実施形態に係る不揮発性メモリ装置のプログラミング方法は、メモリセルアレイ内のメモリセルにおいて複数のプログラミングループを実行する段階と、複数のプログラミングループを実行する時、プログラミングが完了されたメモリセルのビットラインに印加するプログラム禁止電圧を変更する段階とを含む。 - 特許庁

The adaptive ISPP method of the flash memory device of this invention includes a first programming stage of executing programming/verifying loops by a first program voltage and first verifying time until at least one passed cell is generated and a second programming stage of executing the programming/verifying loops by a second program voltage and second verifying time after at least one passed cell is generated.例文帳に追加

本発明のフラッシュメモリ装置の適応的ＩＳＰＰ方法は少なくとも一つのパスセルが発生するまで、第１プログラム電圧と第１検証時間でプログラム及び検証のループを実行する第１プログラム段階と、少なくとも一つのパスセルが発生した後、第２プログラム電圧と第２検証時間でプログラム及び検証のループを実行する第２プログラム段階を含む。 - 特許庁

To provide a two-transistor PMOS memory cell which has a low programming voltage and a superior tolerance with respect to punch through.例文帳に追加

プログラミング電圧が低く、パンチスルーに対して優れた耐性を有する２トランジスタＰＭＯＳメモリセルを提供すること。 - 特許庁

To provide the structure and the method of forming an integrated circuit including a low programming voltage anti-fuse on a semiconductor substrate.例文帳に追加

半導体基板上の低プログラミング電圧アンチヒューズを含む集積回路の構造および形成方法を提供する。 - 特許庁

The programming method of the memory device includes performing a plurality of verifying operations consecutively after program voltage applying operation.例文帳に追加

プログラム電圧印加動作後に検証動作を連続して複数回行うことを含むメモリ素子のプログラム方法である。 - 特許庁

Only by setting only two kinds of a first voltage VIO and a third voltage VPP as the voltage level, the programming operation can be performed without controlling the voltage level of the counter electrode of the anti-fuse element AF.例文帳に追加

また、本発明では、電圧レベルとして、第１電圧ＶＩＯと第３電圧ＶＰＰの２種類だけを設定すればよいため、アンチヒューズ素子ＡＦの対極の電圧レベルを制御することなく、プログラム動作を実行することができる。 - 特許庁

Each unit programming or erasing loop includes a step to apply a programming pulse, an erasing pulse, a time delay, a soft erase pulse, and soft programming pulse and/or a verifying pulse, as a positive or negative voltage to a portion (for example, a word line or a substrate) of the nonvolatile memory device.例文帳に追加

各単位プログラム又は消去ループは、不揮発性メモリ装置の一部（例えば、ワードライン又は基板）にプログラムパルス、消去パルス、時間遅延、ソフト消去パルス、ソフトプログラムパルス及び／又はベリファイパルスを正の電圧又は負の電圧で印加するステップを含む。 - 特許庁

The PMC memory cell is programmed to change to a programmed state by applying programming voltage, and is erased to change to an erased state by applying erase voltage.例文帳に追加

ＰＭＣメモリセルは、プログラム電圧を印加することによりプログラムされてプログラム状態に変化し、消去電圧を印加することにより消去されて消去状態に変化する。 - 特許庁

The flash memory device comprises a program verifying voltage generating part variably generating program verifying voltage for confirming the propriety of programming of the flash memory cell.例文帳に追加

本発明のフラッシュメモリ装置は、フラッシュメモリセルのプログラム可否を確認するためのプログラム検証電圧を可変的に発生させるプログラム検証電圧発生部を含む。 - 特許庁

In addition, when used for flash programming a memory cell array 10, a relatively narrow threshold voltage distribution V_t is obtained.例文帳に追加

さらに、本発明によりメモリセルアレイ１０のフラッシュプログラミングに使用した場合に比較的狭い閾値電圧分布Ｖ_ｔが得られる。 - 特許庁

To provide a semiconductor memory device which adjusts program voltage with the number of program cells and a programming method thereof.例文帳に追加

本発明はプログラムセルの数によってプログラム電圧を調節する半導体メモリ装置及びそのプログラム方法を提供する。 - 特許庁

METHOD, SYSTEM, AND DEVICE FOR DECIDING PROGRAMMING VOLTAGE LEVEL SO AS TO BE SUFFICIENT FOR SURE WRITE-IN FOR EEPROM例文帳に追加

プログラミング電圧レベルがＥＥＰＲＯＭの確実な書き込みに十分であるよう決定するための方法、システム、および装置 - 特許庁

To control threshold voltage distributions of a cell connected to a last word line after programming to have a narrow width similarly to that of other cells.例文帳に追加

プログラム後の最後のワードラインに連結されたセルのしきい値電圧分布を他のセルと同様に狭い幅に調節する。 - 特許庁

Non-local self-boosting and local self-boosting are selectively applied in response to the programming voltage applied to the selected word line.例文帳に追加

ノンローカルセルフブーストとローカルセルフブーストは、選択されたワードラインに印加されるプログラミング電圧に応答して選択的に適用される。 - 特許庁

The dedicated power pin 110 directly supplies a standard power source voltage to the memory 14 when programming at the factory.例文帳に追加

専用電力ピン１１０は、工場でのプログラミング中に、標準的な電源電圧をメモリ装置１４へ直接的に供給する。 - 特許庁

The method includes the steps of programming the first reference cell to a first voltage threshold level that is centered within a data bit '1' distribution of the core cells, and programming the second reference cell to a second voltage threshold level that is centered within a data bit '0' distribution of the core cells.例文帳に追加

本方法は、前記第１基準セルを、前記コアセルのデータビット“１”分布にて中央にある第１電圧閾値レベルにプログラミングするステップ、及び前記第２基準セルを、前記コアセルのデータビット“０”分布にて中央にある第２電圧閾値レベルにプログラミングするステップより成る。 - 特許庁

A bit line BLn of left-hand neighbor is grounded, and a voltage of the selection bit line BLn+1 is biased to 4.5 V, and a voltage of the selection word gate WLn is raised to 1.2 V which is slightly higher than a word gate threshold voltage, for controlling a programming current.例文帳に追加

左隣のビット線ＢＬｎは接地され、選択ビット線ＢＬｎ＋１は４．５Ｖにバイアスされ、プログラミング電流を制御するために、選択ワードゲートＷＬｎはワードゲート閾値電圧よりも僅かに高い１．２Ｖに上げられる。 - 特許庁

To provide an EPROM where a voltage between a gate and a source and a voltage between a drain and a source are programmable at VDD or less, excess erasure is prevented, and a high programming power (i.e., voltage) and a long program time are not needed.例文帳に追加

ゲート−ソース間電圧とドレイン−ソース間電圧がＶＤＤ以下でプログラム可能であり、かつ過剰消去の問題を有さず、また高いプログラミングパワー、電圧およびプログラム時間を必要としないようなＥＰＲＯＭを提供する。 - 特許庁

To use a conventional data drive circuit outputting a positive voltage programming signal without raising power consumption in a pixel circuit using an inorganic oxide film thin film transistor in which threshold voltage performing OFF-operation is negative voltage.例文帳に追加

オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタを用いた画素回路において、消費電力を上昇させることなく、従来の正電圧のプログラム信号を出力するデータ駆動回路を使用する。 - 特許庁

To obtain aprogramming method for a non-volatile memory in which the time required for performing programming operation can be minimized by control of gate voltage.例文帳に追加

ゲート電圧の制御によりプログラミング操作の実行に必要な時間を最少化し得る不揮発性メモリのプログラミング方法を提供する。 - 特許庁

The programming circuit 102 operates first in a 1st programming mode, and applies writing pulses to the memory elements increasing the writing capabilities of the writing pulses step by step until the thresholds of the memory elements become equal to the reference voltage or higher.例文帳に追加

プログラム回路１０２は、まず第１のプログラミングモードで動作し、記憶素子のしきい値が第１の基準電圧以上となるまで、書込みパルスの書込み能力を段階的に上昇させつつ記憶素子に書込みパルスを印加する。 - 特許庁

This system detects a bit failing in programming verifying operation, programs the bit again utilizing adjusted programming voltage, obtains desired Vt, reduces stress for the bit, and achieves narrow Vt distribution.例文帳に追加

本システムは、プログラミング検証動作に失敗したビットを検出し、調整されたプログラミング電圧を利用してそれらのビットを再プログラムし、所望のＶｔを取得するようにしつつ、ビットへのストレスを減少させ、狭いＶｔ分布を達成する。 - 特許庁

When programming is performed in the nonvolatile memory device in which at least one or more pulses are applied successively to a selection word line, pre-charge voltage is applied to an even bit line and an odd bit line so that pre-charge voltage and boost voltage being higher than this pre-charge voltage are charged alternately.例文帳に追加

少なくとも１つ以上のパルスを選択ワードラインに順次に印加する不揮発性メモリ装置におけるプログラムの際に、プリチャージ電圧及びこのプリチャージ電圧より高いブースト電圧が交代して充電されるように偶数ビットライン及び奇数ビットラインに第プリチャージ電圧を印加する。 - 特許庁

A method of programming a NAND flash memory includes the steps of applying a program voltage to a selected word line; applying a pass voltage to an non-selected word line; and recovering the selected word line and the non-selected word line to a ground voltage, after lowering the selected word line to the pass voltage.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリのプログラム方法は、選択ワードラインにプログラム電圧を印加し、非選択ワードラインにパス電圧を印加するステップと、選択ワードラインをパス電圧に低下させた後、選択ワードライン及び非選択ワードラインを接地電圧に復旧するステップと、を含む。 - 特許庁

To provide an improved differential current driver circuit which is provided with a means for programming an inter-circuit bus terminal voltage and an output non-zero absolute current value.例文帳に追加

本発明の改良された差動電流ドライバ回路は、回路内のバス終端電圧と出力非ゼロ絶対電流値をプログラムする手段を提供する。 - 特許庁

Thus, at a programming time, the anti-fuse 90 is programmed by changing the output value of the variable voltage generation part 10, and the power consumption is reduced remarkably.例文帳に追加

従って、プログラミング時、可変電圧発生部１０の出力値の変更でアンチヒューズ９０をプログラミングすることができ、電力消費を著しく減らし得る。 - 特許庁

To provide an input protective circuit which performs a programming operation precisely by using a high voltage, to provide an antifuse address detection circuit and to provide a semiconductor integrated-circuit device.例文帳に追加

高電圧を用いて正確にプログラムするための入力保護回路、アンチフューズアドレス検出回路、および半導体集積回路装置を提供する。 - 特許庁

To reduce or prevent the shifting of threshold voltage of memory cells which is coupled to word line 0 during the programming cycles of different cells of NAND strings.例文帳に追加

ＮＡＮＤストリングの異なったセルのプログラミングサイクル中にワードライン０に結合されたメモリセルのしきい値電圧のシフトを減らしたり、または防止する。 - 特許庁