「pull-down resistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a pull-up circuit, pull-down circuit, and integrated circuit, capable of suppressing a current flowing to a pull-up/pull-down resistor in simple configuration.例文帳に追加

本発明は、簡単な構成で、かつプルアップ／プルダウン抵抗に流れる電流を押さえることが可能なプルアップ回路、プルダウン回路及び集積回路を提供することを課題とする。 - 特許庁

A pull-down resistor R2 is provided between the input-output port Pio and a ground terminal GND.例文帳に追加

プルダウン抵抗Ｒ２は、入出力ポートＰｉｏと接地端子ＧＮＤの間に設けられる。 - 特許庁

To provide a semiconductor device wherein the structure of a pull-up or pull-down resistor can be arbitrarily changed after the manufacture is finished.例文帳に追加

製造完成後にプルアップ／プルダウン抵抗の構成を適宜変更することができる半導体装置を提供する。 - 特許庁

The impedance of a pull-down output buffer matches an integer multiple of an externally mounted resistor based on the information when a pull-down counter matches the impedance of a pull-down dummy buffers 13, 14 with the resistance of the externally mounted resistor.例文帳に追加

プルダウン用出力バッファのインピーダンスは、プルダウン用カウンタがプルダウン用ダミーバッファ１３、１４のインピーダンスを外付け抵抗の抵抗値に合わせた際の情報により、前記抵抗値の整数倍に合わせ込まれる。 - 特許庁

Furthermore, a voltage across a pull-down resistor 3 is decreased by a voltage on the basis of an on-resistance of the N-channel MOS TR 4 so as to reduce the current consumption of the pull-down resistor 3.例文帳に追加

また、プルダウン抵抗３の両端電圧をＮ型ＭＯＳトランジスタ４のオン抵抗に基づく電圧だけ減算でき、プルダウン抵抗３の消費電流を低減できる。 - 特許庁

Then, a pull-up resistor 109 and a pull-down resistor 110 are electrically connected through a loopback signal circuit 104, and a Lo-level input signal 111 is inputted to an I/O controller 107 in a main controller 108 according to a voltage division ratio of the pull-up resistor 109 to the pull-down resistor 110.例文帳に追加

すると、プルアップ抵抗１０９とプルダウン抵抗１１０が折り返し信号電路１０４を介して電気的に接続され、プルアップ抵抗１０９およびプルダウン抵抗１１０の分圧比によりＬｏレベルの入力信号１１１がメイン制御部１０８のＩ／Ｏ制御部１０７に入力される。 - 特許庁

To easily change an output buffer after its circuit design regardless of a simple configuration and also eliminate an externally mounted pull-up resistor and pull-down resistor.例文帳に追加

簡単な構成で、回路設計後の出力バッファの変更を容易に行うことができるとともに、外付けのプルアップ抵抗及びプルダウン抵抗の削除をも行うこと。 - 特許庁

The signal fixing means is preferably a pull-down resistor 9 or a pull-up resistor which is connected to an input signal line to which the pulse signal is input.例文帳に追加

さらに、信号固定手段は、パルス信号が入力される入力信号線に接続されたプルダウン抵抗９又はプルアップ抵抗であるのが好ましい。 - 特許庁

A leak path including a pull-up resistor (19) or a pull-down resistor (23) is connected to a voltage generating circuit (11) for detecting its own output voltage and controlling the output voltage within a fixed range based on the detected voltage.例文帳に追加

自己の出力電圧を検出し、その検出電圧に基づき出力電圧を一定範囲内に制御する電圧発生回路（１１）に、プルアップ抵抗（１９）またはプルダウン抵抗（２３）からなるリークパスを接続する。 - 特許庁

To detect the pulling-out of a cable with low power without arranging a pull-up resistor nor a pull-down resistor and to improve noise immunity in a receiver circuit for receiving a signal through the cable.例文帳に追加

ケーブルを介して信号を受けるレシーバ回路において、ケーブルの抜けをプルアップ抵抗及びプルダウン抵抗を設けることなく低電力に検知可能にし、且つノイズ耐性を高くする。 - 特許庁

The output driver step 14 is provided with a pull-up resistor device having parallelly connected plural branch parts and at least one pull-down resistor device in the similar configuration.例文帳に追加

出力ドライバ段１４は並列接続の複数の分岐部を持つプルアップ抵抗器装置および、同様構成の少なくとも１つのプルダウン抵抗器装置を含む。 - 特許庁

Furthermore, as a pull-down resistor, a resistance transistor 123 is inserted between each gate of the test transistor 122 and a ground.例文帳に追加

また、テストトランジスタ１２２の各ゲートとグランドとの間にはプルダウン抵抗としての抵抗トランジスタ１２３を挿入する。 - 特許庁

A low-side switch SW2 and a pull-down resistor R2 are serially arranged between the input terminal 102 and a ground terminal 106.例文帳に追加

ローサイドスイッチＳＷ２およびプルダウン抵抗Ｒ２は、入力端子１０２と接地端子１０６の間に直列に設けられる。 - 特許庁

Further, no pull-down resistor is provided between the input terminals and the ground line of the input buffers DBF2, DBF3.例文帳に追加

また、入力バッファＤＢＦ２，ＤＢＦ３の入力端子とグランドラインとの間には、プルダウン抵抗を設けない。 - 特許庁

A pull-down resistor 34 is connected to the line 63 at its one end and to ground 33 at its other end.例文帳に追加

プルダウン抵抗器３４の一端が上記ライン６３に接続され、そのプルダウン抵抗器３４の他端が接地３３に接続される。 - 特許庁

The overvoltage protection circuit 63 includes an N-channel JFET 70 having the drain, the gate and the source and a pull-down resistor 71.例文帳に追加

過電圧保護回路６３は、ドレイン、ゲート及びソースを有するNチャンネルJFET７０と、プルダウン抵抗７１とを備える。 - 特許庁

To reduce blur due to a pull-down resistor in an LED display device for performing dynamic lighting.例文帳に追加

ダイナミック点灯を行わせるＬＥＤ表示装置において、プルダウン抵抗によるにじみを抑制する。 - 特許庁

In addition, a pull-down resistor Re (330) is provided between the gate and the ground of the NMOSFET Qe (310) for discharge so that the NMOSFET Qe (310) for discharge is not operated in a steady state.例文帳に追加

また放電用NMOSFET Qe(310)が定常時は動作しないように放電用NMOSFET Qe(310)のゲート・グランド間にプルダウン抵抗Re(330)を有する。 - 特許庁

The pull-down circuit 18 is constituted of a second resistor R2 and a second switch circuit SW2 which are connected in series, and another terminal is connected to a ground.例文帳に追加

プルダウン回路１８は、直列接続した第２抵抗器Ｒ２と第２スイッチ回路ＳＷ２とからなり、他端がグランドに接続してある。 - 特許庁

The fuses 13 are melted down corresponding to the discrete variability of a temperature sensor 11 in product characteristics to regulate the pull-up resistor 12 in resistance.例文帳に追加

温度検知素子１１の製造時の個別バラツキに応じてヒューズ１３を溶断させ、プルアップ抵抗１２の抵抗値を調整する。 - 特許庁

To make it possible to improve AC characteristics even when a pull- down resistor is connected to a terminal.例文帳に追加

ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、ＡＣ特性を改善することを目的とする。 - 特許庁

To improve AC characteristics even when a pull-down resistor is provided in a terminal.例文帳に追加

ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、 ＡＣ特性を改善することを目的とする。 - 特許庁

To improve AC characteristics even when a pull-down resistor is provided in a terminal.例文帳に追加

ｐｕｌｌ−ｄｏｗｎ抵抗が端子に設けられている場合においても、ＡＣ特性を改善することを目的とする。 - 特許庁

A bus connection circuit 21 includes: a buffer 24 which detects an I2C terminal level on the peripheral component side; an SW25 which separates the peripheral component from an I2C bus of the whole system; an I2C failure detection control module 26; a Pull Up resistor 34 for checking whether or not the peripheral component side becomes a Hi-Z state; and a Pull Down resistor 35.例文帳に追加

本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。 - 特許庁

While a signal terminal 11a of the jack 11 connected to a headphone plug with electroacoustic transducer elements R3, R4, is pulled up by a pull up resistor R1, a ground terminal 11c of the jack 11 or another signal terminal 11b is pulled down by a pull down resistor R2.例文帳に追加

電気音声変換素子Ｒ３，Ｒ４を有するヘッドホンのプラグが接続されるジャック１１の信号端子１１ａをプルアップ抵抗Ｒ１でプルアップするとともに、ジャック１１の接地端子１１ｃまたは他方の信号端子１１ｂをプルダウン抵抗Ｒ２でプルダウンする。 - 特許庁

The impedance of a pull-up output buffer matches the impedance of the dummy buffer 14, that is, an integer multiple of the externally mounted resistor based on the information when a pull-up counter matches an impedance of a pull-up dummy buffer with the impedance of the pull-down dummy buffer 14.例文帳に追加

プルアップ用出力バッファのインピーダンスは、プルアップ用カウンタがプルアップ用ダミーバッファのインピーダンスをプルダウン用のダミーバッファ１４のインピーダンスに合わせた際の情報により、ダミーバッファ１４のインピーダンス、即ち前記抵抗値の整数倍に合わせ込まれる。 - 特許庁

To provide a semiconductor device with built-in resistor of a high resistance value for pull-up or pull-down into a semiconductor chip without raising the cost of the semiconductor chip.例文帳に追加

半導体チップのコストを上昇させずに、プルアップまたはプルダウンのための高抵抗値の抵抗を半導体チップに内蔵した半導体装置の提供。 - 特許庁

A circuit board 40 comprises an MPU 1 with a program adaptable to a plurality of models and a through-hole for pull-up 41a and a through-hole for pull-down connected to the MPU1 via a resistor 5.例文帳に追加

回路基板４０は、複数の機種に対応可能なプログラムを記憶したＭＰＵ１と、ＭＰＵ１に抵抗５を介して接続されるプルアップ用スルーホール４１ａ及びプルダウン用スルーホール４１ｂを備える。 - 特許庁

A voltage supplied by pull-up resistors 21, 31, and 41 connected to the signal lines 23, 33, and 43 in the object to be inspected is divided by a pull-down resistor 13 connected to the control signal line 14.例文帳に追加

制御内信号線１４に接続されたプルダウン抵抗１３によって、検査対象内信号線２３、３３、４３に接続されたプルアップ抵抗２１、３１、４１が供給する電圧が分圧される。 - 特許庁

To provide a bus potential stabilizing circuit that can avoid an unstable state of potential on a data bus at non-communication without the need for employing a pull-up or pull-down resistor whose resistance value cannot easily be selected.例文帳に追加

抵抗値の選定が難しいプルアップまたはプルダウン抵抗器を用いずに非通信時のデータバスの電位不定状態を回避することができるバス電位安定化回路を提供するものである。 - 特許庁

When a fault of the driver 10 is detected by the fault detection unit 1, a fault detection and remedy unit 2 remedies the fault of the driver 10 by connecting a pull-up resistor 26 or a pull-down resistor 29 to the output of the driver 10 so as to have the same potential as the expected potential.例文帳に追加

故障救済部２は、故障検知部１によってドライバ１０の故障が検出された場合に、期待電位と同電位となるようにドライバ１０の出力にプルアップ抵抗２６またはプルダウン抵抗２９を接続してドライバ１０の故障を救済する。 - 特許庁

Voltage variance of an end part which occurs by insertion or pulling-out of the plug to the jack 11, and is inverse to the ground side of the pull down resistor R2, or voltage variance of an inverse end part from a power source side of the pull up resistor R1, are detected by a detection circuit 13.例文帳に追加

ジャック１１に対するプラグの挿抜により生じる、プルダウン抵抗Ｒ２の接地側とは逆の端部の電位の変化、または、プルアップ抵抗Ｒ１の電源側とは逆の端部の電位の変化を検出回路１３で検出する。 - 特許庁

A fault detection unit 1 detects a fault of a driver 10 by connecting a pull-up resistor 15 or a pull-down resistor 18 to the output of the driver 10 so as to have the reverse potential of an expected potential at the output of the driver 10, and comparing the input potential of the driver 10 with the output potential.例文帳に追加

故障検知部１は、ドライバ１０の出力の期待電位の逆電位となるようにドライバ１０の出力にプルアップ抵抗１５またはプルダウン抵抗１８を接続し、ドライバ１０の入力電位と出力電位とを比較することによりドライバ１０の故障を検出する。 - 特許庁

Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.例文帳に追加

よって、次のコンタクトピン２の結合時に、出力バッファ１の出力端と、入力バッファ３の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗，プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁

The detection circuit 23, on the other hand, adjusts the received signal into a proper voltage corresponding to the average voltage of the received signal by using a voltage division ratio by means of an input resistor R2 and a pull-down resistor R3 and gives the adjusted voltage to an input B of the comparator H1.例文帳に追加

一方、受信信号を、入力抵抗Ｒ２とプルダウン抵抗Ｒ３との分圧比により、受信信号の平均電圧に対応した適正な電圧値に調整して比較器Ｈ１のＢ入力へ入力する。 - 特許庁

A large current is made to flow through the fuse 13 which is sandwiched in between the fuse pads 14 to be melted down to melt the fuse 13 down, by which the pull-up resistor 12 can be increased in resistance as a whole.例文帳に追加

溶断させるヒューズ１３を挟むヒューズパッド１４に大電流を流すことによってヒューズ１３を溶断させ、プルアップ抵抗１２の全体の抵抗値を増加させることができる。 - 特許庁

A semiconductor integrated circuit according to the present invention includes: an output transistor MN1 provided between a terminal B and a terminal C; a lowpass filter 100 provided between the terminal B and the terminal C; a pull-down resistor R3 provided between the gate of the output transistor MN1 and the terminal C; and an inductor L1 provided between the pull-down resistor R3 and the terminal C.例文帳に追加

本発明にかかる半導体集積回路は、端子Ｂと端子Ｃとの間に設けられた出力トランジスタＭＮ１と、端子Ｂと端子Ｃとの間に設けられたローパスフィルタ１００と、出力トランジスタＭＮ１のゲートと端子Ｃとの間に設けられたプルダウン用抵抗Ｒ３と、プルダウン用抵抗Ｒ３と端子Ｃとの間に設けられたインダクタＬ１と、を備える。 - 特許庁

The antenna wiring for noise detection is arranged parallel to power supply wiring inside the objective semiconductor device so that a current can flow to pull-up and pull-down resistor portions connected to an inverter for noise detection to be turned on/off by a crosstalk noise on antenna wiring.例文帳に追加

目的の半導体装置内の電源配線に並行してノイズ検出用のアンテナ配線を配置し、アンテナ配線にのったクロストークノイズによりON/OFFするノイズ検出用インバータに接続したプルアップ抵抗、プルダウン抵抗部分に電流が流れるようにする。 - 特許庁

Collectors of photocouplers 1, whose emitters are in wired-OR connection and connected to a pull-down resistor 2, are connected to IO ports of a CPU 3 that is provided with an ON/OFF control function of an internal pull-up MOS 32.例文帳に追加

各フォトカプラ１のエミッタ側をワイヤード・オア結合してプルダウン抵抗２及びＣＰＵ３のＩＯポートに接続し、フォトカプラ１のコレクタ側に内部プルアップＭＯＳ３２のＯＮ／ＯＦＦ制御機能を備えたＣＰＵ３の入出力ポートと接続する。 - 特許庁

In the wiring line PRa, a node α near the I/O terminal 50a on the reception side of the sub microcomputer 50 is grounded via a pull-down resistor Ra.例文帳に追加

配線ラインＰＲａにおいて、サブマイコン５０の受信側入出力端子５０ａの近傍のノードαはプルダウン抵抗Ｒａを介して接地されている。 - 特許庁

The drain electrode of the FET 12 is pulled up to +5 V, and the source electrode thereof is connected with a fluorescent display tube voltage circuit 16' via a pull-down resistor 13 and a terminal 15.例文帳に追加

ＦＥＴ１２のドレイン電極は、＋５Ｖにプルアップされ、そのソース電極は、プルダウン抵抗１３、端子１５を介して蛍光表示管用電圧回路１６’と接続される。 - 特許庁

Prior to turning on electricity to the solenoid 3 (during non-weld time), the CPU 14 deems abnormality or normality of the solenoid 3, based on a voltage division ratio of resistance of the voltage monitoring circuit 6 and the pull-down resistor 13.例文帳に追加

ＣＰＵ１４は、ソレノイド３への通電前（非通電時）に、電圧モニタ回路６の抵抗とプルダウン抵抗１３との分圧比に基づいて、ソレノイド３の異常または正常を判断する。 - 特許庁

Additionally, in the wiring line PRb, a node β near the I/O terminal 48f on the reception side of the main microcomputer 48 is grounded via a pull-down resistor Rb.例文帳に追加

また、配線ラインＰＲｂにおいて、メインマイコン４８の受信側入出力端子４８ｆの近傍のノードβはプルダウン抵抗Ｒｂを介して接地されている。 - 特許庁

To provide a semiconductor integrated circuit which reduces the through-current with a pull-up or -down resistor provided in an input/output circuit block.例文帳に追加

本発明は、入出力回路部にプルアップ抵抗もしくはプルダウン抵抗を備えた場合、貫通電流の低減化を図ることができる半導体集積回路を提供する。 - 特許庁

When the set power source is in an off state, the whole ports of an input-output port 19 become high impedance and a low level by a pull-down resistor 20.例文帳に追加

セット電源がＯＦＦ状態では、入出力ポート１９の全てのポートは、ハイインピーダンスとなり、プルダウン抵抗２０によりＬｏｗレベルとなる。 - 特許庁