| 例文 |
redundant arrayの部分一致の例文一覧と使い方
該当件数 : 145件
Next, nondefective/defective is discriminated for the memory array and the redundant memory array based on the characteristic result of the characteristic test process in a discrimination process S50.例文帳に追加
次に、判定工程S50において、特性テスト工程の特性テスト結果に基づき、メモリアレイ及び冗長メモリアレイに対してそれぞれ良品/不良品の判定を行う。 - 特許庁
The word line RWL0 for reference cell is a word line activated when a memory array normal word line MWL being not a redundant line of a memory array MA is selected.例文帳に追加
リファレンスセル用ワード線RWL0は、メモリアレイMAの冗長でないメモリアレイ通常ワード線MWLが選択された場合に活性化するワード線とする。 - 特許庁
This memory system 200 includes a first memory unit 201 having an array of memory cells and a second memory unit 201 having an array of memory cells including a number of redundant cells.例文帳に追加
メモリセルアレイを有する第1のメモリユニット201と、いくつかの冗長セルを含むメモリセルアレイを有する第2のメモリユニット201と、を備えたメモリシステム200である。 - 特許庁
The redundant memory cell array selection circuit 140 selects, during erasure operation, a redundant memory cell array according to a priority of a block unit obtained by dividing an erasure unit among a plurality of redundant memory cell arrays determined in the erasure unit on the basis of input address information and defective memory information.例文帳に追加
冗長メモリーセルアレイ選択回路140は、消去動作時において、入力アドレス情報と不良メモリー情報とに基づいて消去単位で決定される複数の冗長メモリーセルアレイの中から、消去単位を分割したブロック単位の優先順位に従って冗長メモリーセルアレイを選択する。 - 特許庁
To provide a inexpensive semiconductor storage by enabling replacing a defective memory cell of a memory cell array by a redundant memory cell having small scale, and increasing the number of redundant relievable addresses, in a semiconductor storage provided with redundant relieving function.例文帳に追加
冗長救済機能を備えた半導体記憶装置において、小さな規模での冗長メモリセルでメモリセルアレイの不良メモリセルの置き換えを可能とすると共に、冗長救済可能アドレス数を増加させて、安価な半導体記憶装置を提供する。 - 特許庁
In addition to a regular memory array consisting of such memory array ARY, a redundant memory array similarly furnished with the SAA and the adjacent ECC is provided in a chip to relieve a defect developed at the manufacture.例文帳に追加
チップ内には、このようなメモリアレイARYからなる正規メモリアレイに加えて、これと同様にSAAおよびそれに隣接するECCを備えた冗長メモリアレイを設け、製造時に発生する欠陥を救済する。 - 特許庁
A driver circuit having a redundant control function to store the information on the defective memory cell is provided to repair a defect of the memory cell array.例文帳に追加
駆動回路に不良メモリセルに関する情報を記憶した冗長制御機能を設け、メモリセルアレイの欠陥を救済する。 - 特許庁
To provide a disk array control device for restoring a redundant configuration without changing a property before redundancy is lost.例文帳に追加
冗長性が失われる前の特性を変化させることなく冗長構成を復元するディスクアレイ制御装置を提供する。 - 特許庁
When a signal from the outside is received, the signal is switched to the redundant memory cell array, and the number of repair times is determined.例文帳に追加
外部より信号を受けると、当該冗長メモリセルアレイに信号が切り替わり、不良救済回数の判定が行われる。 - 特許庁
In a regular memory cell array, a data line is independently provided to the redundant row circuit and the redundant column circuit respectively, and redundant column relieving is performed by changing selectively connection of each data input/output line and a global data bus.例文帳に追加
正規メモリセルアレイ、ロウ冗長回路70およびコラム冗長回路80のそれぞれに対して独立にデータ線が設けられ、各データ入出力線とグローバルデータバスとの接続を選択的に変更することによって冗長列救済が実行される。 - 特許庁
To simplify the configuration for load distribution so as to eliminate a special work therefor in a disk array device in which a logical unit is provided in a RAID (redundant array of independent disks) group.例文帳に追加
RAIDグループの中にロジカルユニットを設けるディスクアレイ装置において、負荷分散のための構成を容易にし、そのための特別の作業を発生させることのないようにする。 - 特許庁
An electrostatic screening line SL is made on the sub bit line SB of the redundant memory cell array, and the data line DL to be connected to the ordinary memory cell array is made on the electrostatic screening line SL.例文帳に追加
冗長メモリセルアレイのサブビット線SB上に静電遮蔽線SLを形成し、通常メモリセルアレイに接続されるデータ線DLを静電遮蔽線SL上に形成する。 - 特許庁
In a semiconductor memory device having plural memory cell blocks (BLK0-BLK3), each of the memory cell blocks is provided with a regular memory cell array 1, a redundant memory cell array 2 and a column decoder 8.例文帳に追加
複数のメモリセルブロック(BLK0〜BLK3)を有する半導体メモリ装置であって、各メモリセルブロックはレギュラーメモリセルアレイ1と、冗長メモリセルアレイ2と、カラムデコーダ8とを有する。 - 特許庁
When address information corresponds to an address in a redundant memory array 317, DISABLE is made active, and a main column selection circuit 307 is made invalid.例文帳に追加
アドレス情報が冗長メモリアレイ内のアドレスに対応すると、DISABLEがアクティブになり主カラム選択回路を無効にする。 - 特許庁
The work line RWL1 for reference cell is a word line activated when a memory cell array redundant word line ReWL is selected.例文帳に追加
一方、リファレンスセル用RWL1はメモリアレイ冗長ワード線ReWLが選択された場合に活性化するワード線とする。 - 特許庁
The ability to repair defective cells in a memory array by replacing those cells with redundant cells, is improved using a redundant memory line control circuit 25i, 23i that empolys two types of redundancy programming.例文帳に追加
2つの冗長性プログラミングを採用する冗長メモリライン制御回路25i、23iを使用して、メモリアレイ内の欠陥セルを冗長セルに代替することによって欠陥セルをリペアする能力を向上させる。 - 特許庁
To make influence given to an area of a semiconductor memory device due to installation of a redundant memory cell array and a high-sensitive redundant sense amplifier, which have large areas, in the semiconductor storage device comparatively small.例文帳に追加
半導体記憶装置に面積の大きな冗長メモリセルアレイ、高感度冗長センス増幅器を設けることによる、半導体記憶装置の面積に与える影響を比較的小さくすることが課題である。 - 特許庁
In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加
メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータDQ0〜DQ15を書き込み回路40によりメモリセルアレイ30内のメモリセルに書き込み、これを読み出し回路50によりメモリセルアレイ30から読み出す。 - 特許庁
Thus, the redundant memory cell array stores the number of repair times, thereby quickly determining a memory repair state.例文帳に追加
このように、不良救済回数を記憶する冗長メモリセルアレイを設けることで、不良救済状態を素早く把握することが可能となる。 - 特許庁
To provide a non-volatile semiconductor storage that redundant bit lines can be provided in a memory cell array being divided into plural erasing blocks.例文帳に追加
複数の消去ブロックに分割されているメモリセルアレイでのビット線の冗長を可能とする不揮発性半導体記憶装置を提供する。 - 特許庁
A semiconductor memory 1000 is provided with a memory cell array MA, a pair of normal data line, a pair of redundant data line, and a data line switching circuit 105.例文帳に追加
半導体記憶装置1000は、メモリセルアレイMA、ノーマルデータ線対、冗長データ線対およびデータ線切替回路105を備える。 - 特許庁
To make it possible to separately use individual disks constituting RAID (redundant array of independent disks) and change the constitution of the RAID without any pre-processing.例文帳に追加
RAIDを構成する個々のディスクの単独での使用や、前処理なしにRAIDの構成変更を行うことを可能とする。 - 特許庁
The read out information are latched by the latch circuits 8A, 8B, and by these information, the trimming or redundant processing is carried out to the memory array section 2.例文帳に追加
読み出された情報は、ラッチ回路8A,8Bにラッチされ、この情報により、メモリアレイ部2に対するトリミング、冗長処理が行われる。 - 特許庁
To obtain a highly reliable disk subsystem by preventing the system down of a disk subsystem constituting a RAID(redundant array of inexpensive disks).例文帳に追加
本発明は、RAIDを構成しているディスクサブシステムのシステムダウンを防止し、信頼性の高いディスクサブシステムを提供することを目的とする。 - 特許庁
To make spare drives effectively utilizable by allowing disk drives to be flexibly constituted in a disk array apparatus for saving data in the disk drives in a RAID (Redundant Array of Inexpensive Disks) group.例文帳に追加
RAIDグループのディスクドライブのデータを、スペアドライブに退避するディスクアレイ装置において、ディスクドライブの構成を柔軟におこなうことができるようにし、スペアドライブを有効活用できるようにする。 - 特許庁
Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.例文帳に追加
DRAM10は、メモリセルアレイ50と、不良アドレス情報を格納するための救済アドレスレジスタ12、14と、メモリセルアレイ50の欠陥があるメモリセルに対して代替される冗長メモリセル11と、を有する。 - 特許庁
A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加
半導体集積回路がチップ内に内蔵するDRAM121に、実際のデータをストアする正規メモリセルアレイ122以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ123を設ける。 - 特許庁
To overcome the problem that access to a data storage array device of redundant constitution from outside becomes slow because of reconstitution processing after a data storage device gets out of order and is replaced.例文帳に追加
冗長構成のデータ記憶アレイ装置においては、データ記憶装置の故障交換後の再構成処理によって、外部アクセスが遅延する。 - 特許庁
To prevent degradation in access performance of a storage apparatus as a whole even if an RAID (Redundant Array of Independent Disks) group including a damaged disk is present in the storage apparatus.例文帳に追加
ストレージ装置内に障害が発生したディスクを含むRAIDグループがあっても、当該ストレージ装置全体のアクセス性能の劣化を防ぐ。 - 特許庁
To provide a nonvolatile semiconductor memory in which batch read/ write can be carried out without replacing a defective memory cell by a redundant cell array.例文帳に追加
欠陥メモリセルを冗長セルアレイにより置き換えなくとも一括書き込み/消去試験を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁
A RAID (Redundant Array of expensive Disk) group comprises the plurality of disk devices and disk devices which change speed simultaneously are limited based on a configuration of the RAID group.例文帳に追加
そして、複数のディスク装置によりRAIDグループを構成し、一度に変速するディスク装置をRAIDグループの構成に基づいて限定する。 - 特許庁
To provide a disk array device and a consistency recovering method for a logical dive having redundant data, which are expected to perform smooth processing after restart by surely avoiding a medium error accompanied with processing interruption in the middle of write with respect to a disk array where the fault tolerance of disks is realized by redundant data.例文帳に追加
本発明は、冗長データによりディスクの耐障害性を実現したディスクアレイに於いて、書き込み途中での処理中断に伴うメディアエラーを確実に回避して再起動後に於ける円滑な処理が期待できるディスクアレイ装置および冗長データをもつ論理ドライブの一貫性回復方法を提供することを課題とする。 - 特許庁
To provide a matrix array substrate which does not incure the reduction of the aperture ratios of a planar display device even when a signal line 1 has a redundant wiring structure in an matrix array substrate for the planar display device.例文帳に追加
平面表示装置用のマトリクスアレイ基板10において、信号線1を冗長配線構造とした場合にも、平面表示装置の開口率の低下を招くことのないマトリクスアレイ基板を提供する。 - 特許庁
A WC control part 22 of an array controller 20 sets only the HDD 112 and 113 used for storing the redundant data among the HDD 110 and 113 of the disk array 10 in a write-back mode.例文帳に追加
アレイコントローラ20のWC制御部22は、ディスクアレイ10のHDD110乃至113のうち、冗長データを格納するのに用いられるHDD112及び113のみをライトバックモードに設定する。 - 特許庁
A ring buffer 60 is provided to successively supply pixel data containing redundant pixel data to a register group 12, and each array of a PE array 14 receives the data from the corresponding register, and performs operation using a reference pixel.例文帳に追加
リングバッファ60を設けて冗長画素データを含む画素データを順次にレジスタ群12に供給し、PEアレイ14の各アレイが対応するレジスタからデータを受け取り参照画素を利用した演算を行う。 - 特許庁
To provide a semiconductor memory structure having a constitution of a memory cell array which can process many input/output data simultaneously in parallel and a redundant relieving circuit which can perform efficiently redundant relieving for the above.例文帳に追加
同時並列に多数の入出力データを取扱うことができるメモリセルアレイの構成と、これに対して効率的に冗長救済を行なうことのできる冗長救済回路とを併せ持つ半導体記憶装置の構成を提供する。 - 特許庁
In the disk array device of RAID 4 and 5, when a disk is degenerated, redundant data prepared by a device control part 2 are transferred to a battery backed-up memory 1a of a sub-system control part 1, and the redundant data are held on the memory until the writing is ended.例文帳に追加
RAID4,5のディスクアレイ装置において、ディスク縮退時、デバイス制御部2で作成した冗長データを、バッテリバックアップされたサブシステム制御部1のメモリ1aに転送し、書き込みが終了するまではメモリ上に冗長データを保持する。 - 特許庁
Thereby, at read-out, potentials of the word line RWL0 for reference cell (or word line RWL1 for reference cell) and the memory array normal word line MWL (or memory array redundant word line ReWL) are made rise synchronously with each other.例文帳に追加
これによって、データの読み出し時に、リファレンスセル用ワード線RWL0(またはリファレンスセル用ワード線RWL1)とメモリアレイ通常ワード線MWL(またはメモリアレイ通常ワード線ReWL)との電位が同期して立上がる。 - 特許庁
A reception server 26 of a service center 24 receives video data sent from a broadcast station 22, stores the data to a RAID(redundant array of independent disk) 28 and generates an index 46.例文帳に追加
放送局22から送信される映像データを、サービスセンター24の受信サーバ26で受信して、RAID28に保存するとともに、インデックス46を作成しておく。 - 特許庁
To make it possible to simply make the length of the bit line pair of a division cell array be the same among division cell arrays regardless of whether a redundant word line is included or not.例文帳に追加
分割セルアレイのビット線対の長さを、冗長ワード線を含む、含まないに関係なく、分割セルアレイ間で同じ長さにする事を簡単にできるようにする。 - 特許庁
To provide an information recording device capable of recording/reproducing data at high speed by recording parity information in writing RAID (redundant array of independent disks) in a mass IC memory.例文帳に追加
大容量ICメモリにRAID書き込みにおけるパリティ情報を記録することにより、高速なデータの記録/再生を可能とする情報記録装置を提供する。 - 特許庁
A latch on a scan chain holding programming information for each eFuse is used in order to encode and preserve array redundant data from each test in the same eFuse bank.例文帳に追加
各テストからのアレイ冗長性データを同じ eFuse バンクにおいてエンコードおよび保存するために、各eFuse に対するプログラミング情報を保持するスキャン・チェーン上のラッチが使用される。 - 特許庁
The control part 7 calculates the performance index of each RAID (Redundant Array of Independent Disks) group 4 in the case of arranging each logical device 5 based on the performance index of each logical device 5.例文帳に追加
制御部7は、各論理デバイス5の性能指標に基づいて、各論理デバイス5を配置した場合における、各RAIDグループ4の性能指標を算出する。 - 特許庁
This circuit is provided with a memory cell array comprising redundant elements used for replacement of a defective element, a decoder circuit performing row and column selection of this memory cell array, and a replacement control circuit storing defective address, performing detection of coincidence between an inputted address and a defective address and controlling the decoder circuit so that the defective element is replaced by a redundant element.例文帳に追加
不良エレメントの置換に用いられる冗長エレメントを含むメモリセルアレイと、このメモリセルアレイの行列選択を行うデコーダ回路と、不良アドレスを記憶し、入力されたアドレスと不良アドレスの一致検出を行って不良エレメントを冗長エレメントで置き換えるべく前記デコード回路を制御する置換制御回路とを備える。 - 特許庁
To provide a method which efficiently verifies confirmation of recovery processing/degeneration processing of a disk array unit having recovery function at the time when an error in a disk unit occurs in the disk array unit in which redundancy by RAID (Redundant Arrays of Inexpensive Disks) system is considered.例文帳に追加
RAID方式による冗長性が考慮されたディスクアレイ装置において、ディスク単体のエラーが発生した場合、リカバリ機能を有するディスクアレイ装置のリカバリ処理・縮退処理の確認を効率よく検証する方法を提供する。 - 特許庁
In addition, one redundant memory cell array region SR0 can be connected also to a paired global I/O G-I/O which corresponds to any of the regular memory cell array regions NR0, NR1 via a multiplexer 618, in such a way that it can be replaced by any of the two regular memory cell array regions NR0, NR1.例文帳に追加
さらに、1つの冗長メモリセル列領域SR0は、2つの正規なメモリセル列領域NR0およびNR1のいずれとも置換可能となるように、マルチプレクサ618を介して、正規のメモリセル列領域NR0およびNR1のいずれに対応したグローバルI/O線対G−I/Oへも接続可能である。 - 特許庁
Combination of magnitude of a relieving region defined as a range in which replacement of defective elements are permitted by one redundant element in a memory cell array and the number of redundant elements used for replacing a defective element in one relieving region is set by only connection change of wirings.例文帳に追加
メモリセルアレイのなかで一つの冗長エレメントにより不良エレメント置換が許容される範囲として定義される救済領域の大きさと、その一つの救済領域内の不良エレメント置換に供される冗長エレメントの数との組み合わせが、配線の接続変更のみにより設定される。 - 特許庁
In the processor, a redundant array of the independent memory is formed by establishing the first memory as a master memory and making the second memory as a slave memory by writing data in the second memory.例文帳に追加
プロセッサが、第1のメモリをマスタメモリとして確立し、その後第2のメモリに書込むことにより第2のメモリをスレーブメモリにすることによって、独立メモリの冗長アレイを形成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|