「sampling clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Sampling and holding circuits for sampling two point voltages of a clock edge signal are integrated into one system in common.例文帳に追加

クロック・エッジ信号の２点電圧を採取するためのサンプリング及びホールド回路を共通で１系統に統合する。 - 特許庁

In this case, a sampling clock, having a frequency corresponding to each wavelength, is supplied from oscillators 502-50n for sampling.例文帳に追加

その際、発振器５０２〜５０ｎからそれぞれの波長に応じた周波数のサンプリングクロックが供給されてサンプリングされる。 - 特許庁

The sampling circuit is provided with: the sampling section for sampling an input signal by using a clock; and an identification circuit for judging whether the input signal is sampled in a desired sampling timing on the basis of a result of sampling before or after the sampling point of the sampling section, and changes the sampling point of the sampling section in response to an output signal from the identification circuit.例文帳に追加

入力信号をクロックによってサンプリングするサンプリング回路と、前記サンプリング回路の前記サンプリング点の前又は後のサンプリング結果に基づいて所望のサンプリングタイミングで前記入力信号がサンプリングされているか否かを判定する識別回路を備え、該識別回路の出力信号に応じて、前記サンプリング回路のサンプリング点を変化させる。 - 特許庁

To provide a sampling clock frequency information transmission system, capable of efficiently transmitting the frequency information of a sampling clock provided with a frequency different from a transmission clock by a small bit number.例文帳に追加

伝送クロックと異なる周波数を有する標本化クロックの周波数情報を少ないビット数で、効率よく伝送する標本化クロック周波数情報伝送方式を提供することである。 - 特許庁

In a reception device 1, a multi-phase sampling clock signal is generated by a sampling clock signal generation circuit 40 based on a clock signal subjected to phase adjustment by a phase adjusting circuit 50.例文帳に追加

受信装置１では、位相調整回路５０により位相調整されたクロック信号に基づいて、サンプリングクロック信号生成回路４０により、多相のサンプリングクロック信号が生成される。 - 特許庁

A clock signal different in oscillation timing from a specified clock signal is generated by a sampling addition circuit 10, based on the specified clock signal output from an oscillation circuit 5 for sampling.例文帳に追加

発振回路５からサンプリング用に出力される規定のクロック信号を基にして、当該規定のクロック信号とは発振タイミングの異なるクロック信号をサンプリング加算回路１０により生成する。 - 特許庁

To provide a clock phase adjustment circuit that adjusts the phase of a sampling clock for an analog/digital converter so that a phase deviation between the sampling clock for analog/digital converter and an analog input signal is zeroed and a sampling point comes to the center point of the analog input signal.例文帳に追加

Ａ／Ｄ変換のサンプリングクロックとアナログ入力信号との位相ずれが０となるとともに、サンプリング点がアナログ入力信号の中心点となるようにクロックの位相調整を行うクロック位相調整回路を提供すること。 - 特許庁

The phase of the sampling clock is derived by using the ratio of the remainder, obtained by dividing the difference between delay times generated in routes of a horizontal synchronizing signal and a video signal input to the AD conversion unit by a sampling clock period, and the period of the sampling clock.例文帳に追加

ＡＤ変換部に入力される、水平同期信号及び映像信号のルートでそれぞれ発生する遅延時間差を、サンプリングクロック周期で除算した剰余と、サンプリングクロックの周期との比を用いてサンプリングクロックの位相を導き出す。 - 特許庁

SYSTEM AND METHOD FOR ADJUSTING PHASE OF SAMPLING CLOCK AND RECORDING MEDIUM例文帳に追加

サンプリングクロック位相調整システム、サンプリングクロック位相調整方法および記録媒体 - 特許庁

To adjust a phase of a sampling clock without depending on a waveform of an analog signal.例文帳に追加

アナログ信号の波形に依存せず、サンプリングクロックの位相を調整可能にする。 - 特許庁

To enable a PR type reproducing device to generate a higher-accuracy sampling clock.例文帳に追加

PR方式による再生装置において、より精度の高いサンプリングクロックを生成する。 - 特許庁

A main detection CPU 1 and a fault detection CPU 2 each execute frequency division from a clock owned by each of them and generate a sampling clock.例文帳に追加

主検出ＣＰＵ１と、事故検出ＣＰＵ２は、それぞれが持つクロックから分周してサンプリングパルスを生成する。 - 特許庁

An AD conversion part 11 executes AD conversion in accordance with a sampling clock SCK selected by the clock changeover switch 16.例文帳に追加

ＡＤ変換部１１は、クロック切替スイッチ１６で選択されたサンプリングクロックＳＣＫに従ってＡＤ変換を行う。 - 特許庁

A period measurement section 1 measures a period of the transmission LR clock LRsA via a fast sampling clock fsr.例文帳に追加

周期測定部１は、高速サンプリングクロックｆｓｒを用いて送信ＬＲクロックＬＲｓＡの周期を測定する。 - 特許庁

A selection circuit 2030 selects a clock with a phase different from that of the sampling clock and supplies the selected clock to the adder 2052, the register 2053 and the decoder 2054.例文帳に追加

選択回路２０３０は、加算器２０５２、レジスタ２０５３およびデコーダ２０５４に、サンプリング・クロックとは異なる位相のクロックを選択して供給する。 - 特許庁

A clock recovery circuit 113 generates a clock signal corresponding to a sampling frequency of 44.1 KHz and a clock signal corresponding to a sampling frequency of 48.0 KHz based on the reference signal supplied from the USB interface 68, and supplies the generated clock signal corresponding to the sampling frequency of 44.1 KHz and clock signal corresponding to the sampling frequency of 48.0 KHz to a digital audio interface.例文帳に追加

クロックリカバリ回路１１３は、USBインタフェース６８から供給された基準信号を基に、44.1KHzのサンプリング周波数に対応するクロック信号、および48.0KHzのサンプリング周波数に対応するクロック信号を生成し、生成した44.1KHzのサンプリング周波数に対応するクロック信号、および48.0KHzのサンプリング周波数に対応するクロック信号をデジタルオーディオインタフェースに供給する。 - 特許庁

The sampling circuit 103 uses the second clock to count cycles of the first clock and determines whether oscillation of the first clock has been stabilized to output a CPU clock supply permission signal.例文帳に追加

サンプリング回路１０３は、第２クロックを用いて第１クロックの周期をカウントし、第１クロックの発振が安定したか否かを判定し、ＣＰＵクロック供給許可信号を出力する。 - 特許庁

A control part uses an over-sampling clock signal generated by a clock signal generator for synchronization, and records also a clock signal generated by the clock signal generator of an information providing apparatus as data.例文帳に追加

制御部は、クロック信号ジェネレータが生成したオーバサンプリングクロック信号を用いて、同期を取り、情報提供装置のクロック信号ジェネレータが生成したクロック信号もデータとして記録する。 - 特許庁

A sampling control circuit is coupled to the sampling circuit and is operative to provide the sample clock signal in response to a sample control signal.例文帳に追加

サンプリング制御回路はサンプリング回路に取り付けられ、サンプリング制御信号に応じてサンプリング・クロック信号を提供する。 - 特許庁

A timing control means 13 controls the sampling clock such that sampling is carried out during a period where the I and Q components do not change.例文帳に追加

タイミング制御手段１３では、サンプリングをＩ，Ｑ成分が変化しない期間に行うように、サンプリングクロックを制御する。 - 特許庁

The data sampling unit 4 selects a phase of a suitable sampling clock signal according to a synchronizing signal and samples payload data.例文帳に追加

データサンプリングユニット４は同期信号に従って適切なサンプリングクロック信号の位相を選択して、ペイロードデータをサンプリングする。 - 特許庁

The binarizing part 14 and the sampling part 15 determine the polarity of IF signals, perform sampling by a fixed clock and generate digital signals.例文帳に追加

二値化部１４とサンプリング部１５は、ＩＦ信号の極性を判定し、一定クロックでサンプリングしてディジタル信号を生成する。 - 特許庁

A re-sampler 20 performs re-sampling according to a given sampling clock 102 for the second value data extraction signal 200.例文帳に追加

リサンプラ２０は、その２番値抽出信号２００に対して所定のサンプリングクロック１０２に従ったリサンプリングを実行する。 - 特許庁

When using the system clock SCK transmitted from the video signal input processing circuit 10 as a sampling clock of the external ADC 11, phases of an input clock inputted from the external ADC 11 and the system clock SCK are compared, and the phase of the system clock SCK to be transmitted as the sampling clock is controlled.例文帳に追加

外部ＡＤＣ１１のサンプリングクロックとして映像信号入力処理回路１０から伝送したシステムクロックＳＣＫを使用する場合に、外部ＡＤＣ１１から入力する入力クロックとシステムクロックＳＣＫの位相を比較して前記サンプリングクロックとして伝送すべきシステムクロックＳＣＫの位相を制御する。 - 特許庁

In this sampling digitizer composed of the sampling head 11, a clock-generating part 12 and the digitizer 13, a thinning circuit 22 limiting the number of passing clock signals is inserted in a supply path of clock signals ranging from the clock generating part to the digitizer.例文帳に追加

サンプリングヘッド１１と、クロック発生部１２と、デジタイザ１３とによって構成されたサンプリングデジタイザにおいて、クロック発生部からデジタイザに至るクロック信号の供給経路に、クロック信号の通過数を制限する間引き回路２２を挿入する。 - 特許庁

The random number generator has an output signal providing part, a sampling part and a clock generating part.例文帳に追加

乱数発生器は出力信号提供部、サンプリング部及びクロック生成部を有する。 - 特許庁

To generate a stable sampling clock with high precision without depending upon a manufacturing process etc.例文帳に追加

製造プロセスなどに依存することなく、安定した高精度なサンプリングクロックを生成する。 - 特許庁

To realize a superhigh-speed optical clock sampling circuit useful to a large-capacity optical communication.例文帳に追加

大容量光通信に有用な超高速の光クロック抽出回路を実現する。 - 特許庁

Thus, the arrival of packet position can be estimated in higher accuracy than that of sampling clock width.例文帳に追加

サンプリング・クロック幅よりも高い精度でのパケット位置の到着を推定可能になる。 - 特許庁

To acquire a sufficient number of sampling data by using a clock whose frequency is sufficiently low.例文帳に追加

十分に低い周波数のクロックを用いて十分な数のサンプリングデータを取得する。 - 特許庁

In addition, the on/off signals of the switching element have the same clock as that of sampling signals.例文帳に追加

また、スイッチング素子のオン・オフ信号と、サンプリング信号のクロックを同一クロックで構成した。 - 特許庁

A first frequency divider 22 divides the sampling clock signal CLK4 at a frequency division rate M.例文帳に追加

第１分周器２２は、サンプリングクロック信号ＣＬＫ４を分周比Ｍで分周する。 - 特許庁

To return the sampling clock SK of each slave station of a main-rear integrated type protective relay device, in the restoration of a vanished common clock KA of each slave station, from an internal clock KB to the clock KA while minimizing the fluctuation by the slippage between the clock KA and the clock KB.例文帳に追加

主後一体形保護継電装置の各子局の消失した共通クロックＫ_A が復旧したときに、各子局のサンプリングクロックＳＫを、クロックＫ_A と内部クロックＫ_Bのずれによる変動を少なくして、クロックＫ_BからクロックＫ_A に戻す。 - 特許庁

A transmission FIFO 8a receives data D0(n)-D2(n) with a sampling period (n) at a trailing of the sampling clock WCK 1 and receives data D0(n+1)-D2(n+1) with a sampling period (n+1) at a leading of the sampling clock WCK 1.例文帳に追加

送信ＦＩＦＯ８ａにおいては、サンプリングクロックＷＣＫＩの立ち下がり時に、サンプリング周期（ｎ）のデータＤ０（ｎ）〜Ｄ２（ｎ）を入力し、サンプリングクロックＷＣＫＩの立ち上がり時に、サンプリング周期（ｎ＋１）のデータＤ０（ｎ＋１）〜Ｄ２（ｎ＋１）を入力する。 - 特許庁

Thus, a sampling clock of which the duty ratio is 50% and only the phase is different from that of a reference clock is generated with high precision.例文帳に追加

それにより、デューティ比５０％で位相のみが基本クロックと異なるサンプリングクロックを高精度に生成することができる。 - 特許庁

A system clock signal CK1 is divided by a first counter 11 and a sampling clock signal CK3 at a prescribed frequency is generated.例文帳に追加

第１のカウンタ11はシステムクロック信号ＣＫ１を分周し所定周波数のサンプリングクロック信号ＣＫ３を出力する。 - 特許庁

A clock generator 121 generates a sampling clock having a frequency above the fastest transmission speed among assumed transmission speeds.例文帳に追加

クロック生成部１２１は、想定される伝送速度の中で最も速い伝送速度の周波数以上のサンプリングクロックを生成する。 - 特許庁

To provide a demodulator that demodulates an OFDM signal without the need for clock recovery by using an asynchronous sampling clock so as to sample the OFDM signal.例文帳に追加

非同期のサンプリングクロックでＯＦＤＭ信号をサンプリングし、クロック再生を行うことなくＯＦＤＭ信号を復調する。 - 特許庁

In this pixel synchronizing circuit, a delay circuit 22 delays a dot clock PCLK as set by a controller 25 to generate the sampling clock SCLK.例文帳に追加

ディレイ回路２２は、ドットクロックＰＣＬＫにコントローラ２５で設定された遅延を与え、サンプリングクロックＳＣＬＫを生成する。 - 特許庁

A received signal of GPS satellite signal is sampled for each one clock as sampling time interval to acquire a plurality pieces of sampling data.例文帳に追加

ＧＰＳ衛星信号の受信信号がサンプリング時間間隔である１クロック毎にサンプリングされて複数のサンプリングデータが取得される。 - 特許庁

To provide a communication circuit which matches the timing of a sampling clock and the timing of received data, and to provide a sampling adjustment method.例文帳に追加

サンプリングクロックのタイミングを受信データのタイミングに合わせる通信回路及びサンプリング調整方法を提供することを目的とする。 - 特許庁

For this reason, the sampling circuit 20 stops sampling until the number of clocks from the clock signal CLK reaches the predetermined value in the register 41.例文帳に追加

このため、サンプリング回路２０は、クロック信号ＣＬＫからのクロック数がレジスタ４１の所定値に達するまで、サンプリングを停止する。 - 特許庁

At the time of recording, sampling rate conversion is made on the digital audio data input of a clock, which is asynchronous with digital video data, with a clock synchronous with digital video data by means of a sampling rate converter 107.例文帳に追加

記録時、サンプルレート変換器１０７でデジタル映像データと非同期なクロックのデジタルオーディオデータ入力をデジタル映像データと同期したクロックでサンプルレート変換して記録する。 - 特許庁

An analog-to-digital converter 12 converts the picture signal into digital by using a sampling clock wherein a phase of the sampling clock from the PLL circuit 7 is slightly shifted via a delay circuit 11.例文帳に追加

Ａ／Ｄ変換器１２は前記映像信号を、前記ＰＬＬ回路からのサンプリングクロックを、遅延回路１１を介して、わずかに位相をずらしたサンプリングクロックによりデジタル変換する。 - 特許庁

In the case of generating a sampling clock of an analog/digital (A/D) converter 5 for digitizing a reproducing signal from the optical disk medium 1, an over sampling clock 12 generated by the PLL 100 is used.例文帳に追加

光ディスク媒体１の再生信号をデジタル化するアナログ・デジタルコンバータ５のサンプリングクロックを生成する際、ＰＬＬ１００により発生したオーバーサンプリングクロック１２を使用する。 - 特許庁