「sampling clock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

The source driver 101 raises the sampling pulse at the rise of the clock signal SCKB and causes the sampling pulse to fall at the rise of the clock signal SCK and therefore the superposition of the sampling pulses is obviated and thereby the occurrence of a variation and stripe pattern in the displayed videos is prevented and the high-sharpness videos can be displayed.例文帳に追加

このようにソースドライバ１０１は、クロック信号ＳＣＫＢの立ち上がりでサンプリングパルスを立ち上げ、クロック信号ＳＣＫの立ち上がりでサンプリングパルスを立ち下げるので、サンプリングパルスの重なりが防止されることにより、表示映像にざらつきや縞模様を生じることがなく、高画質な映像を表示できる。 - 特許庁

The display adjustment method includes: a step of displaying an image signal for adjustment sampled by a sampling clock, on each pixel of a display screen; a step of adjusting a phase of the sampling clock so that display colors displayed on respective pixels by the image signal for adjustment are of the same color; and a step of shifting the adjusted phase of the sampling clock by 180°.例文帳に追加

サンプリングクロックによってサンプリングした調整用の映像信号を表示画面の各画素に表示する工程と、前記調整用の映像信号によって前記各画素に表示される表示色が全て同一色となるように、前記サンプリングクロックの位相を調整する工程と、前記調整したサンプリングクロックの位相を１８０°シフトさせる工程と、を含む表示調整方法とする。 - 特許庁

The latency circuit has a clock signal generation circuit that generates multiple transfer signals and sampling clock signals corresponding to respective multiple transfer signals, and a latency signal generator that stores the read-out signal in response to at least one of the multiple sampling clock signals, and generates the latency signal in response to a transfer signal corresponding to the sampling clock signal used for storing the read-out signal.例文帳に追加

前記レイテンシ回路は複数のトランスファ信号と複数のトランスファ信号のそれぞれに対応するサンプリングクロック信号とを発生させるクロック信号発生回路及び複数のサンプリングクロック信号のうち少なくとも１つに応答して読出し信号を保存し、読出し信号を保存するのに使われたサンプリングクロック信号に対応するトランスファ信号に応答してレイテンシ信号を発生させるレイテンシ信号発生器を含む。 - 特許庁

To perform phase adjustment of a sampling clock without necessity for a specific pattern of an input signal in a picture display device which generates the sampling clock synchronized with a dot clock used for generating an analog signal such as an output picture of a personal computer.例文帳に追加

パソコン出力画像等のアナログ映像信号の生成に用いられたドットクロックに同期したサンプリングクロックを生成し、該アナログ映像信号をデジタル信号に変換して表示を行う画像表示装置において、特定パターンの入力信号を必要とせずにサンプリングクロックの位相調節を実施できるようにする。 - 特許庁

The clock generating circuit includes: a phase determining circuit 120 for generating a phase determination signal PD0; a sampling circuit 130 for sampling the phase determination signal PD0 and generating a phase determination signal PD2 based on the sampled signal; and a clock generating part 110 for generating an internal clock signal LCLK based on the phase determination signal PD2.例文帳に追加

位相判定信号ＰＤ０を生成する位相判定回路１２０と、位相判定信号ＰＤ０をサンプリングしこれに基づいて位相判定信号ＰＤ２を生成するサンプリング回路１３０と、位相判定信号ＰＤ２に基づいて内部クロック信号ＬＣＬＫを生成するクロック生成部１１０とを備える。 - 特許庁

A sampling time generating circuit 101 inputs a clock signal to be measured MCK, and outputs first and second sampling trigger signals to a sample-hold circuit 102 at predetermined timing before and after a time point when a half period of the clock signal to be measured MCK is elapsed from a first edge of the clock signal to be measured MCK.例文帳に追加

サンプリングタイミング生成回路１０１は、被測定クロック信号ＭＣＫを入力し、被測定クロック信号ＭＣＫの第１のエッジから被測定クロック信号ＭＣＫの１／２周期後の前後におけるそれぞれの所定のタイミングおいて第１および第２のサンプリングトリガ信号をサンプルホールド回路１０２に出力する。 - 特許庁

To carry out a flair correction highly precisely at the sampling clock frequency of an interlace signal even when a video image is changed by row.例文帳に追加

映像が１行ごとに変化する場合でも、インターレース信号のサンプリングクロック周波数で精度よくフレア補正を行う。 - 特許庁

To maintain a phase relationship between output signals of first and second signal generators even when a sampling clock frequency is changed.例文帳に追加

サンプリング周波数変更時も、第１及び第２信号発生装置の出力信号間の位相関係を維持できるようにする。 - 特許庁

To provide a transmission apparatus and reception apparatus, wherein correct sampling of data can be easily performed in the reception apparatus by a clock.例文帳に追加

受信装置においてクロックによりデータを正しくサンプリングすることが容易な送信装置および受信装置を提供する。 - 特許庁

To provide a transmitting apparatus which facilitates the correct sampling of data by means of a clock in a receiving apparatus, and to propvide the receiving apparatus.例文帳に追加

受信装置においてクロックによりデータを正しくサンプリングすることが容易な送信装置および受信装置を提供する。 - 特許庁

A sample-hold circuit 15a samples the image signal Y_0(t) in response to a sampling clock ϕs' and extracts an image signal Y_1(t).例文帳に追加

サンプルホールド回路１５ａは、画像信号Ｙ0(t)を分周サンプリングクロックφｓ’に応答してサンプリングし、画像信号Ｙ1(t)を取り出す。 - 特許庁

In this mode, the data strobe signals 170-1 to 170-8 are used as a free running clock for sampling write data.例文帳に追加

このモードでは、データストローブ信号１７０−１〜１７０−８は、書込データをサンプリングする自由継続クロックとして用いられる。 - 特許庁

The sampling circuit is operative to sample the characteristics of an input signal at various points within a bit window in response to a sample clock signal.例文帳に追加

該サンプリング回路は、サンプリング・クロック信号に応じて、ビット・ウィンドウ内の様々なポイントで入力信号の特性をサンプリングする。 - 特許庁

A data sampling part 11 samples input burst data while using the n-phase clock signal and generates n-sequence burst data.例文帳に追加

データサンプリング部１１は、入力バーストデータを、ｎ相のクロック信号を用いてサンプリングして、ｎ系統のバーストデータを生成する。 - 特許庁

To stably generate a sampling clock having a frequency that is an exponential of 2 in a frequency of an alternating current signal, in a short time.例文帳に追加

交流信号の周波数の２のべき乗倍の周波数のサンプリングクロックを短時間でしかも安定して生成する。 - 特許庁

A self-running sampling trigger source 140 oscillates a clock signal that has a frequency preset based on a frequency of the signal light.例文帳に追加

自走サンプリングトリガ源１４０は、信号光の周波数を基にあらかじめ設定された周波数のクロック信号を発振する。 - 特許庁

To provide a device that automates adjustment of the frequency and the phase of a sampling clock, when a digital video signal is employed.例文帳に追加

映像信号をデジタル信号とするときのサンプリングクロックの周波数及び位相の調整を自動化する装置の提供。 - 特許庁

To provide an image processor, by which the phase of a sampling clock used in the A/D conversion of a static image signal is adjusted automatically to a proper phase.例文帳に追加

静止画映像信号のＡ／Ｄ変換において使用するサンプリングクロックの位相を適正な位相に自動調整する。 - 特許庁

The VCO 29 makes a signal of a frequency which is based on the deviation signal oscillated and outputs the signal as a sampling clock.例文帳に追加

ＶＣＯ２９はこの偏差信号に基づいた周波数の信号を発振させ、該信号をサンプリングクロックとして出力する。 - 特許庁

A signal in which a signal level is discretely acquired according to a predetermined sampling clock is input in the peak level detector 11.例文帳に追加

ピークレベル検出器１１には、所定のサンプリングクロックに従って離散的に信号レベルが取得された信号が入力される。 - 特許庁

The sampling section samples an input signal received externally synchronously with a clock signal and outputs the sampled signal as a first signal.例文帳に追加

サンプリング部は、外部から入力される入力信号をクロック信号に同期してサンプリングし、第１信号として出力する。 - 特許庁

A voltage controlled oscillator 11 outputs the sampling clock of frequency and phase corresponding to a control voltage to the ADC 1.例文帳に追加

電圧制御発振器１１は、制御電圧に応じた周波数及び位相のサンプリングクロックをＡＤＣ１に出力する。 - 特許庁

To determine the arrival time of reply packet from a receiving end terminal in higher accuracy than that of a sampling clock in digital processing.例文帳に追加

受信先端末からの返信パケットの到着時刻をディジタル処理におけるサンプリング・クロックよりも高い精度で判別する。 - 特許庁

An A/D converter 101 performs A/D conversion by sampling a read signal with a system clock sclk of a fixed frequency.例文帳に追加

Ａ／Ｄ変換器１０１は、固定周波数のシステムクロックｓｃｌｋで読出し信号をサンプリングし、Ａ／Ｄ変換を行う。 - 特許庁

To provide a data recovery circuit having a sampling frequency less than a data clock frequency.例文帳に追加

本発明は、データクロック周波数より低いサンプリング周波数を有するデータリカバリ回路を提供することを主要な目的とする - 特許庁

To provide the digital signal processing circuit which can obtain optimum frequency characteristics without adjusting the phase of a sampling clock.例文帳に追加

サンプリングクロックの位相を調整することなく、最適な周波数特性を得ることができるデジタル信号処理回路を提供する。 - 特許庁

When white data used as reference in image processing are read (S31), the phase of an analog sampling clock in the A/D converter is changed for moving a sampling point in one pixel period (S34), and an output level peak value at each sampling point is confirmed(S32, S33).例文帳に追加

画像処理の際に基準となる白データの読み取り時（Ｓ３１）に、ＡＤコンバータのアナログサンプリングクロックの位相を変更して１画素期間内でサンプリングポイントを移動させ（Ｓ３４）、各サンプリングポイントにおける出力レベルピーク値を確認する。 - 特許庁

A 1st interpolation part 14 and a 2nd interpolation part 24 interpolate output data ID4 and Qd4 of sampling frequency fover by sampling to a sampling frequency fsamp as the operating clock frequency of a D-A conversion part at an output destination.例文帳に追加

第１補間部１４および第２補間部２４は、サンプリング周波数ｆｏｖｅｒの出力データＩｄ４およびＱｄ４を、出力先のＤ／Ａ変換部の動作クロック周波数であるサンプリング周波数ｆｓａｍｐにサンプリングして補間する。 - 特許庁

When a sampling frequency of digital data Si is high, a clock control signal Sc is inputted from an input terminal 7 to reduce an operating clock frequency of a cutoff frequency variable digital filter 10 generated by a clock generation unit 6.例文帳に追加

デジタルデータＳｉのサンプリング周波数が高いときには、クロック生成部６で生成されるカットオフ周波数可変デジタルフィルタ１０の動作クロック周波数を下げるように、クロック制御信号Ｓｃが入力端子７から入力される。 - 特許庁

To provide an asynchronous successive approximation type AD converter capable of adjusting a delay amount for determining a cycle of an operation clock in a simple circuit and internally generating a sampling clock.例文帳に追加

動作クロックの周期を定める遅延量を単純な回路で調整でき且つサンプリングクロックを内部生成可能な非同期式の逐次比較型ＡＤ変換器を提供する。 - 特許庁

Concerning this packet transfer device, received audio data are outputted to external equipment by the reproducing timing clock synchronized to an input sampling clock on the side of transmission while using the received time information of the first syt.例文帳に追加

受信されたオーディオデータを、受信された第１のｓｙｔの時刻情報を用いて、送信側の入力サンプリングクロックに同期した再生タイミングクロックで、外部機器に出力する。 - 特許庁

The first and second signal generators are coupled by a dedicated cable, and a sampling clock, a sequence clock, and a trigger/event signals are provided by a first signal generator to the second signal generator.例文帳に追加

第１及び第２信号発生装置は、専用ケーブルで結合され、サンプリング・クロック、シーケンス・クロック、トリガ／イベント信号が第１信号発生装置から第２信号発生装置に供給される。 - 特許庁

The synchronization signals VD, HD are delayed by a delay circuit 132 and supplied to a clock generating circuit 133, and a sampling clock CLK is generated on the basis of that within the range of a valid screen.例文帳に追加

同期信号ＶＤ，ＨＤを遅延回路１３２で遅延してクロック発生回路１３３に供給し、それに基づいて有効画面の範囲でサンプリングクロックＣＬＫを発生する。 - 特許庁

Therefore, the first signal processing system and the second signal processing system can be operated by an operation clock whose frequency is considerably lower than that of a fixed clock for performing A/D sampling.例文帳に追加

このため、Ａ／Ｄサンプリングするための固定クロックよりも数段低い周波数の動作クロックにて、第１の信号処理系と第２の信号処理系を動作させることができる。 - 特許庁

This selecting circuit is equipped with a device for generating multiple sampling clock phases and a multiplexer which is connected to multiple phase inputs so as to select the optimum clock phase.例文帳に追加

この選択回路は、複数のサンプリングクロック位相を生成するための装置と、最適なクロック位相を選択するために複数の位相入力に接続されるマルチプレクサとを備える。 - 特許庁

This prevents high frequency noise by clock from mixing into the image signals, as the clock CLK does not rise nor fall in a timing of sampling of the image signals.例文帳に追加

これにより、画像信号がサンプリングされるタイミングでは、クロックＣＬＫは立上り又は立下ることはなく、クロックによる高周波ノイズが画像信号に混入することを防止することができる。 - 特許庁

After waveform of reproducing RF signals 3 detected from an optical disk medium 1 is shaped, they are converted into digital RF signals 6 using a sampling clock 8 of a period twice a channel clock.例文帳に追加

光ディスク媒体１から検出した再生ＲＦ信号３を波形整形した後、チャネルクロックの２倍の周期のサンプリングクロック８でデジタルＲＦ信号６に変換する。 - 特許庁

A WST detecting circuit 16 is provided with a timing oscillator 31 and a sampling rate converter 32, and extracts the WST data using a WST data clock and an asynchronous system clock.例文帳に追加

ＷＳＴ検出回路１６は、タイミングオシレータ３１及びサンプリングレートコンバータ３２を設け、ＷＳＴデータクロックと非同期のシステムクロックＣｓによってＷＳＴデータを抽出している。 - 特許庁

Digital audio signals sampled with an asynchronous clock are converted into ones with a sampling frequency that synchronizes with the clock for the noise cancellation processing, and the converted signals are added to the noise cancellation signals.例文帳に追加

そして非同期のクロックでサンプリングされているデジタルオーディオ信号を、ノイズキャンセル処理用クロックに同期するサンプリング周波数にレート変換したうえで、ノイズキャンセル信号に加算する。 - 特許庁

According to variation in the value, a sampling frequency of the transmission side is estimated and the DSP decoder 4 decodes the data by a clock CK1 generated by a clock generator 3 and outputs the result.例文帳に追加

この値の変化に基づき、送信側のサンプリング周波数を推定し、クロック発生器３で発生したクロックＣＫ１を用いてＤＳＰデコーダ４にてデコード処理を行い出力する。 - 特許庁

A reset control circuit 201 outputs a reset signal to a frequency dividing clock generating circuit 103, so as to allow the rising timing of the clock to be an operation clock in a demodulating circuit 104 not to coincide with the falling timing of the sampling clock in the A/D converting circuit 101.例文帳に追加

また、復調回路１０４における動作クロックとなるクロックの立ち上がりのタイミングがＡ／Ｄ変換回路１０１のサンプリングクロックの立ち下がりのタイミングに一致しないように、リセット制御回路２０１が分周クロック生成回路１０３にリセット信号を出力する。 - 特許庁

The high transmission rate interface includes: a clock detection circuit adapted for receiving a data stream and detecting a specific data format in the data stream so as to extract clock information from the data stream; and a data extraction circuit coupled to the clock detection circuit and adapted for sampling the data stream according to the clock information and extracting an image data according to sampling results.例文帳に追加

高伝送速度インターフェースは、データストリームを受信し、データストリームからクロック情報を抽出するためにデータストリームにおける特定データ形式を検出するよう適応されるクロック検出回路と、クロック検出回路に結合され、クロック情報に応じてデータストリームをサンプリングし、サンプリング結果に応じて画像データを抽出するよう適応されるデータ抽出回路を含む。 - 特許庁

To match a sampling clock frequency at a repeater side to a sampling clock frequency at a transmission apparatus side even when an interference wave component (sneaked path wave component, multi-path component) is superposed on a reception signal at the repeater of an SFN system.例文帳に追加

ＳＦＮ方式の中継装置において、受信信号に干渉波成分（回り込み波成分、マルチパス成分）が重畳されているときでも、中継装置側のサンプリングクロック周波数を送信装置側のサンプリングクロック周波数に合わせることができるようにする。 - 特許庁

The sampling circuit 32 is disposed in correspondence to the respective stages of the shift register 31, operates in response to the shift pulse SR to sample the same clock pulse as the clock pulse MCK supplied to the shift pulse SR and outputs the sampling pulses parted in terms of time from each other by each of the stages.例文帳に追加

抜取回路３２は、シフトレジスタ３１の各段に対応して配され、シフトパルスＳＲに応答して動作しシフトレジスタ３１に供給されるクロックパルスＭＣＫと同じクロックパルスを抜き取って、各段毎互いに時間的に離間したサンプリングパルスを出力する。 - 特許庁