「sampling clock」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

A switching circuit 9 switches the divided clocks CK_d1, CK_d2,..., selects one of them, and outputs it as a sampling clock CK_s to a column electrode driving circuit 2.例文帳に追加

これらの分周クロックＣＫd1・ＣＫd2…を切替回路９で切り替えて１つ選択し、それを、サンプリングクロックＣＫs として列電極駆動回路２に出力する。 - 特許庁

When it does not coincide, a frequency and a phase of a sampling clock are adjusted by the CPU 19 using a PLL section 14 and a delay line 15.例文帳に追加

このとき一致していなければ、ＣＰＵ１９によりＰＬＬ部１４および遅延線１５を用いて、サンプリングクロックの周波数および位相を調整する。 - 特許庁

The 2nd intermediate frequency is lower than the incremented frequency of 57 MHz of the 1st intermediate frequency that is higher than the frequency of the demodulated signal by a half of the frequency of an FET sampling clock.例文帳に追加

第２の中間周波数は、第１の中間周波数の５７MHzよりもFFT標本化クロックの１／２の周波数だけ低い周波数である。 - 特許庁

To provide an interface circuit enabling the proper sampling of data on the basis of a transfer clock while achieving low power consumption, and to provide electronic equipment.例文帳に追加

低消費電力を実現しながら転送クロックによるデータの適正なサンプリングを実現できるインターフェース回路及び電子機器を提供すること。 - 特許庁

To provide a method for automatically adjusting a phase of a sampling clock to an optimal value without causing deterioration in picture quality such as blotting on a display picture.例文帳に追加

表示画面ににじみ等の画質低下を発生させることなく、サンプリングクロックの位相を最適な値に自動調整する方法を提供する。 - 特許庁

A holding circuit 20 is connected to one output terminal of the input differential pair 10 and performs a sample operation and a holding operation, based on a sampling clock signal.例文帳に追加

ホールド回路２０は、入力差動対１０の一方の出力端に接続され、サンプリングクロック信号に基づいて、サンプル動作と、ホールド動作とを行う。 - 特許庁

A full adder 218 accumulates a signal Delta (substantially Fin/Fover) for every over-sampling clock CKover, and generates a signal SH every time a result of accumulation exceeds "1".例文帳に追加

全加算器２１８は、オーバーサンプリングクロックＣＫover毎に、信号Delta（ほぼＦin／Ｆover）を累積し累積結果が「１」を超える毎に信号ＳＨを発生する。 - 特許庁

The voltage level detection circuit 22 samples a voltage level for the transmission period according to a sampling clock B and gives the sampled signal to a voltage storage circuit 20.例文帳に追加

電圧レベル検出回路２２ではサンプリングクロックＢに従って送信期間中に電圧レベルをサンプリングし、それを電圧保持回路２０に供給する。 - 特許庁

A chroma decoder 1 down-converts a composite video signal that is sampled at a system clock Cs to a sampling rate (14 MHz) of an NTSC signal by an SRC 17.例文帳に追加

クロマデコーダ１は、システムクロックＣｓでサンプリングされたコンポジット映像信号を、ＳＲＣ１７でＮＴＳＣ信号のサンプリングレート（１４．３ＭＨｚ）にダウンコンバートする。 - 特許庁

To always and appropriately perform synchronous processing of a reception sampling clock and control of frame timing and symbol timing in an OFDM receiver.例文帳に追加

ＯＦＤＭ受信装置において、受信サンプリングクロックの同期処理及びフレームタイミング、シンボルタイミングの制御を、常に適切に行うことを目的とする。 - 特許庁

Light entering the photo detection element clock drives the flip-flop circuit thereby enabling sampling a state of output signals from the logic gate.例文帳に追加

光検出素子に入射した光がそのフリップフロップ回路をクロック駆動して論理ゲートからの出力信号の状態のサンプリングを可能にする。 - 特許庁

The OFDM demodulator 100 receives digital broadcast waves and performs sampling on the basis of the clock signal of a frequency oscillator different from a broadcast station.例文帳に追加

ＯＦＤＭ復調装置１００は、デジタル放送波を受信し、放送局とは異なる周波数発振器のクロック信号に基づいてサンプリングする。 - 特許庁

A timing recovery circuit 37 forme a sampling clock SCK in accordance with an equalization signal y(n) and the replica signal b(n) during the phase and frequency pull in.例文帳に追加

タイミングリカバリ回路３７は、位相・周波数引き込み時に等化信号ｙ（ｎ）とレプリカ信号ｂ（ｎ）とに基づいてサンプリングクロックＳＣＫを生成する。 - 特許庁

At this point, horizontal clock signals (CKH1, CKH2, CKH1EV and CKH2EV) for indicating each sampling execution period corresponding to the number of pixels of two panels 20 and 30 are individually generated.例文帳に追加

このとき、２つのパネル２０及び３０の画素数にそれぞれ対応したサンプリングの実行周期を示す水平クロック信号（ＣＫＨ１，ＣＫＨ２，ＣＫＨ１ＥＶ，ＣＫＨ２ＥＶ）を個別に生成する。 - 特許庁

The phase of the clock signal inputted to a panel is made regulatable on the outside in such a manner that the delay amount of the sampling pulses is compensated based on the feedback pulse.例文帳に追加

フィードバックパルスに基づき、サンプリングパルスの遅延量を補償する様に、パネルに入力するクロック信号の位相を外部で調整可能とする。 - 特許庁

Light X to be measured is sampled by making a light pulse P' emitted from a light pulse generator 22 which receives a clock signal C incident on a light sampling part 25.例文帳に追加

クロック信号Ｃを受けた光パルス発生器２２から出射される光パルスＰ′を光サンプリング部２５に入射して被測定光Ｘをサンプリングする。 - 特許庁

To realize a sampling device for acquiring correction data without being affected by a clock signal that is synchronized with the signal under measurement.例文帳に追加

被測定信号に同期したクロック信号に影響されることなく、補正データを取得することができる標本化装置を実現することにある。 - 特許庁

A receiver selectively performs asynchronous mode processing for demodulating and outputting voice data at a second clock asynchronous to and the same frequency as the first clock of a transmission side with regard to a received transmission signal, or re-sampling mode processing for performing re-sampling of voice data obtained from the received transmission signal and for outputting voice data sampled at the second clock.例文帳に追加

受信装置では、受信した伝送信号について送信側の第１のクロックと非同期でかつ同一周波数の第２のクロックで音声データの復調を行って出力する非同期モード処理と、受信した伝送信号から得られる音声データについてリサンプリングを行い第２のクロックでサンプリングされた音声データを出力するリサンプリングモード処理とを、選択的に実行する。 - 特許庁

Data terminals DP and DM are arranged in an I/O region IOR1 along a side SD1, and the power terminals PVDD, PVSS, XVDD, and XVSS for a clock generating circuit 14 and a sampling clock circuit 22 and clock terminals XI and XO are arranged in the I/O region IOR2 along a side SD2.例文帳に追加

辺ＳＤ１に沿ったＩ／Ｏ領域ＩＯＲ１にデータ端子ＤＰ、ＤＭを配置し、辺ＳＤ２に沿ったＩ／Ｏ領域ＩＯＲ２に、クロック生成回路１４、サンプリングクロック回路２２の電源端子ＰＶＤＤ、ＰＶＳＳ、ＸＶＤＤ、ＸＶＳＳや、クロック端子ＸＩ、ＸＯを配置する。 - 特許庁

Thus, when the sampling frequency of the digital data Si is high, the operating clock frequency of the digital data 10 can be reduced, so that even when the sampling frequency of the digital data Si becomes high, increase in current consumption can be suppressed.例文帳に追加

これにより、デジタルデータＳｉのサンプリング周波数が高いときには、前記デジタルフィルタ１０の動作クロックを下げることができるため、デジタルデータＳｉのサンプリング周波数が高くなっても、消費電流の増加を抑えることができる。 - 特許庁

A horizontal driving circuit 17 operates based on the clock signal inputted from outside and sequentially generates the sampling pulses to successively drive a plurality of sampling switches, thereby successively writing video signals in pixels 11 of a selected lines.例文帳に追加

水平駆動回路１７は、外部から入力されるクロック信号に基づいて動作し、サンプリングパルスを順次発生して複数のサンプリングスイッチを順に駆動し、もって選択された行の画素１１に順次映像信号を書き込む。 - 特許庁

A noise eliminating filter 102 performs sampling with an oversample clock and a specific tap filter removes impulse noise; after effective data are sampled by received data sampling 902, the sample data are converted into a parallel signal by a serial-parallel converter 105.例文帳に追加

雑音除去フィルタ１０２でオーバーサンプルクロックによりサンプリングし、かつ所定のタップフィルタでインパルス雑音を除去して、受信データサンプリング９０２で有効データをサンプリングした後、シリアルパラレル変換器１０５でパラレル信号に変換する。 - 特許庁

Then, the period t0-80 and a jitter portion toff of a sampling clock are subtracted from a known one pixel period tdot, to thereby calculate a period from the point of time when the voltage level of the image signal reaches 80% to the optimum sampling timing topt.例文帳に追加

そして、既知である１画素期間ｔdotから期間ｔ0_80及びサンプリングクロックのジッタ分ｔoffを減算すれば、映像信号の電圧レベルが８０％となった時点から最適なサンプリングタイミングｔoptまでの期間を算出する。 - 特許庁

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.例文帳に追加

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁

To provide a sampling position adjustment device for a digital display device and a method therefor which can adjust the position of a sampling clock without an error by a low-performance microcomputer even if the resolution of the digital display device becomes high.例文帳に追加

本発明はデジタルディスプレイ装置の解像度が高くなるとしても低性能のマイコンによりエラーのないサンプリングクロックの位置調整が可能なデジタルディスプレイ装置のサンプリング位置調整装置及びその方法を提供する。 - 特許庁

To provide a waveform reduction sampling method of signal output which has an output frequency elasticity, can be applied to various operation frequencies, can omit a clock synthesizer and a sampling rate converter, and can effectively control a cost.例文帳に追加

出力周波数弾性を有し、各種操作周波数に適用でき、クロックシンセサイザー及びサンプリングレートコンバーターを省略でき、効果的にコストを抑制することができる信号出力の波形還元サンプリング方法を提供する。 - 特許庁

The delayed signals B, C and D are inputted into a selecting circuit 14 together with the reference clock A, one of them is selected and inputted as a sampling pulse of a sampling circuit 6 according to a command from an arithmetic control device 1.例文帳に追加

これらの遅延信号Ｂ、Ｃ、Ｄは、基準クロックＡと共に選択回路１４に入力され、演算制御装置１からの指令により、これらの内の一つが選択されてサンプリング回路６のサンプリングパルスとして入力される。 - 特許庁

The digital signals, outputted from the output terminal 30d of a FIR filter 3, turn into pulses of a timing which is accurately shifted by a half cycle from sampling clock signals supplied to the A/D converter 22, even if the sampling clock signals supplied to the A/D converters 22 and 24 are not shifted accurately for the half cycle.例文帳に追加

ＦＩＲフィルタ３０の出力端子３０ｄから出力されるデジタル信号は、Ａ／Ｄ変換器２２、２４に供給されるサンプリングクロック信号が正確に半周期ずれていなくても、Ａ／Ｄ変換器２２に供給されるサンプリングクロック信号から正確に半周期ずれたタイミングのパルスとなる。 - 特許庁

In latter n-bit edge trigger flip-flop circuit, it synchronizes with a single phase sampling clock signal E with different phase in the period T of DI from the sampling clock signal A, and is input in a measurement terminal 30 of the general-purpose tester by same timing as the output signal of 4n-bit width.例文帳に追加

出力信号ＤＯ０’〜ＤＯ３’は、さらに、後段のｎビットエッジトリガフリップフロップ回路において、サンプリングクロック信号ＡとはＤＩの周期Ｔ内で位相の異なる単相のサンプリングクロック信号Ｅに同期し、ビット幅４ｎビットの出力信号として、同一タイミングで汎用テスタ３の測定用端子３０に入力される。 - 特許庁

A discriminant circuit 10 makes a comparison between undelayed sampling data obtained by sequentially latching the input digital display signal at the 1st edge of a PLL clock asynchronizing therewith and delayed sampling data obtained by sequentially latching at the 1st edge of an asynchronous clock by delaying the input digital display signal by a short period, and thereby discriminates whether both data coincide with each other.例文帳に追加

判別回路１０が、入力デジタル表示信号をこれと非同期のＰＬＬクロックの第１エッジで順次ラッチして非遅延サンプリングデータと、入力デジタル表示信号を微小期間遅延させ非同期クロックの第１エッジで順次ラッチして得た遅延サンプリングデータと、を比較して、両データが一致するかどうか判別する。 - 特許庁

In the case that a phase difference of phase comparison data based on a result of sampling is large when a flip-flop FF 18 samples window data generated from a feedback clock based on a sampling clock from a selector 17, a sampled position is changed under the control of count by a counter 15 with a controller 14.例文帳に追加

セレクタ１７からのサンプリングクロックに基づき、帰還クロックをもとに生成されたウィンドウデータをフリップフロップ（ＦＦ）１８によってサンプリングする際、サンプリング結果に基づく位相比較データによる位相差が大きい場合、コントローラ１４によるカウンタ１５のカウント動作の制御により、サンプリング位置を変更するようにする。 - 特許庁

This clock system/method attains both a purpose as to tuning possibility of a bias modulation clock and a purpose as to quickness of the sampling clock, while using a radiation resistant type electronic component of low performance easy to be used, by not using two derivatives of the same clock but by separating the two clocks.例文帳に追加

このクロック・システム及び方法は、同じクロックの２つの派生物を使用するのではなく、２つのクロックを分離することにより、容易に使用可能な低性能の耐放射線型の電子部品を使用しながらも、バイアス変調クロックのチューン可能性に関する目的と、サンプリング・クロックの高速性に関する目的との両方を実現することができる。 - 特許庁

The interface circuit includes: a sampling circuit 90 for sampling data DTO transferred via a differential signal line for data transfer on the basis of a clock CLK transferred via a differential signal line for clock transfer; and a preamble error detection circuit 100 for carrying out the detection processing of a preamble code on the basis of the sampled data to inform the sampling circuit 90 about a preamble error when no preamble code is detected.例文帳に追加

インターフェース回路は、データ転送用の差動信号線を介して転送されるデータＤＴＯを、クロック転送用の差動信号線を介して転送されるクロックＣＬＫに基づいてサンプリングするサンプリング回路９０と、サンプリングされたデータに基づいてプリアンブルコードの検出処理を行い、プリアンブルコードが検出されなかった場合にプリアンブルエラーを通知するプリアンブルエラー検出回路１００を含む。 - 特許庁

An amplitude limit read sample value sequence for which a read sample value sequence obtained by sampling read signals read from the recording disk at the clock timing of the same frequency as a channel clock is limited by a prescribed amplitude limit value is obtained.例文帳に追加

記録ディスクから読み取られた読取信号をチャネルクロックと同一周波数のクロックタイミングにてサンプリングして得た読取サンプル値系列を所定の振幅制限値にて制限した振幅制限読取サンプル値系列を得る。 - 特許庁

A determination part 56 estimates the clock phases of the receiving signals in the sampling timing by deriving clock phase components of the signals of the frequency regions when magnitude of the signals of the frequency regions is larger than a threshold.例文帳に追加

決定部５６は、周波数領域の信号の大きさがしきい値よりも大きければ、周波数領域の信号のクロック位相成分を導出することによって、サンプリングタイミングにおける受信信号のクロック位相を推定する。 - 特許庁

The operating frequency is lowered by making the circuit to have constitution in which the oversampling of the input signal is performed once with a clock being 1.5 times of the frequency of the input clock and a filter whose transfer function is (Z0+Z-1) is applied in timing of once per three samples for sampling the same value.例文帳に追加

入力クロック周波数の１．５逓倍のクロックで一度オーバーサンプリングして、同一値をサンプルする３サンプルに１回のタイミングで伝達関数が（Ｚ０＋Ｚ−１）／２のフィルタを掛ける構成とし、動作周波数を下げる。 - 特許庁

An input signal optical pulse train 21 is injected in a first mode synchronous semiconductor laser 1 to sample the same frequency sampling clock optical pulse train 22, which has a frequency equal to the clock frequency of the pulse train 21 and a timing synchronized with that of the pulse train 21.例文帳に追加

第１のモード同期半導体レーザ１に入力信号光パルス列２１を注入してそのクロック周波数と周波数が等しくタイミング同期した同一周波数抽出クロック光パルス列２２を抽出する。 - 特許庁

Received audio data are outputted to an external device by using received syt time information and matching a reproduced time with a time of a cycle timer of a reception section in a reproduction timing clock synchronously with an input sampling clock at a transmitter side.例文帳に追加

受信されたオーディオデータを、受信されたｓｙｔの時刻情報を用いて、再生時刻を受信部のサイクルタイマの時刻に合わせ、かつ、送信側の入力サンプリングクロックに同期した再生タイミングクロックで、外部機器に出力する。 - 特許庁

To provide an image reader having a means for accurately detecting the phase of an analog sampling clock capable of appropriately performing sampling by an A/D converter even if the amount of delay until image data are inputted to the A/D converter varies in any way.例文帳に追加

画像データがＡＤコンバータに入力されるまでの遅延量がどの様に変動してもＡＤコンバータにて最適にサンプリングが行えるアナログサンプリングクロックの位相を正確に検出する手段を備えた画像読取装置を提供すること。 - 特許庁

A sampling clock of a sampling frequency generator 16 for processing a digital baseband signal is used for a quadrature carrier wave of digital quadrature modulation, and at the same time, is used as a signal for local signal generation for up-converting the quadrature modulation output.例文帳に追加

デジタルベースバンド信号処理用のサンプリング周波数発生部１６のサンプリングクロックを、デジタル直交変調用の直交搬送波として用いると共に、直交変調出力のアップコンバート用のローカル信号生成のための信号としても用いる。 - 特許庁

The recovery device and its recovery method according to the present invention can generate the sampling clock so that a plurality of edges of the sampling clocks exist in the eye opening area of the serial data, and can reduce the error generation within the data recovery time.例文帳に追加

本発明によるデータ復元装置及びその復元方法は、直列データのアイオープン領域内でサンプリングクロック信号のエッジが複数存在するようにサンプリングクロック信号を発生し、データ復元時にエラー発生を減少させうる。 - 特許庁

In a sampling-rate-converter, the sampling frequency of the audio data of the base band supplied from a decoder is matched with the rate of a second audio master clock generated from the frequency signals of an exclusive crystal oscillator provided near a second transmitter.例文帳に追加

サンプリング・レート・コンバータにて、デコーダより供給されたベースバンドのオーディオデータのサンプリング周波数を、第２のトランスミッタの近傍に設けられた専用の水晶発振器の周波数信号から生成された第２のオーディオ用のマスタークロックのレートに合わせる。 - 特許庁

Averaging the sampling values sampled at both of the leading and trailing edge timing prevents detected amplitude values (namely, the values obtained by the averaging) from varying even when the sampling timing indicated by a clock varies with the reproduction signals.例文帳に追加

このように前後双方のエッジタイミングでサンプリングした値を平均化することで、クロックが表すサンプリングタイミングが再生信号に対してばらつく場合にも、検出振幅値（つまり上記平均化により得られる値）にばらつきが生じないようにできる。 - 特許庁

The sampling section 41 is equipped with a circuit configured by connecting in parallel from a first stage up to an n-th stage, sampling circuits 41a-41e configured by connecting in cascade n (n is an integer ≥1) flip-flops which operate in synchronization with a reference clock for example.例文帳に追加

サンプリング部４１は、例えば基準クロックに同期して動作するフリップフロップをｎ個（ｎは１以上の整数）縦続接続してなるサンプリング回路４１ａ〜４１ｅを、第１段目から第ｎ段目まで並列接続してなる回路を備える。 - 特許庁

Then revising the setting value of the sampling point described in the program revises the setting state of the setting section 18 in response to the result of execution of the program by the arithmetic processing section 4 to control the phase of the sampling clock signal.例文帳に追加

そして、プログラムに記述されるサンプリングポイントの設定値を変更することにより、演算処理部４による当該プログラムの実行結果に応じて設定部１８の設定状態が変更されて、サンプリング用クロック信号の位相が制御される。 - 特許庁