「sampling clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To obtain a test circuit for a clock generating circuit that can perform sampling accurately equivalent to modulation cycles to shorten a measurement period and conduct an accurate function test of down-spread control as one modulating function of a spectrum spread clock generator (SSCG) by accurately testing a center frequency.例文帳に追加

正確に変調周期分のサンプリングが可能で測定期間を短くすることができ、中心周波数を正確にテストすることでＳＳＣＧの変調機能の一つであるダウンスプレッドコントロールの機能テストを正確に行うことができるクロック生成回路のテスト回路を得る。 - 特許庁

A mode judgment circuit 60 detects a mode in the transmission on the basis of the received image data, and it controls a clock so as to agree with a sampling frequency in the transmission on the basis of a detection result.例文帳に追加

モード判定回路６０は、受信された画像データに基づいて送信の際のモードを検出し、検出結果により送信の際のサンプリング周波数に一致するようにクロックを制御する。 - 特許庁

To rationalize an inspection process for display devices capable of regulating the phase of a clock signal inputted to a panel on the outside in such a manner that the delay amount of sampling pulses is compensated based on a feedback pulse.例文帳に追加

フィードバックパルスに基づき、サンプリングパルスの遅延量を補償する様に、パネルに入力するクロック信号の位相を外部で調整可能とした表示装置の検査工程を合理化する。 - 特許庁

An analog-to-digital converter 1 converts an input picture signal into digital by using a sampling clock generated from a PLL circuit 7, synchronized with a horizontal synchronizing signal, and setting a frequency dividing ratio N.例文帳に追加

Ａ／Ｄ変換器１は、水平同期信号に同期し、分周比Ｎを設定するサンプリングクロックを発生するＰＬＬ回路７からのサンプリングクロックにより入力映像信号をデジタル変換する。 - 特許庁

The amplification factor of a PGA (programmable gain amph) 13 is controlled by a count value of a counter 12 which performs a counting action corresponding to a clock ADCK which is the sampling signal generated by the frequency synthesizer 11.例文帳に追加

この周波数シンセサイザ１１によって生成されるサンプリング信号であるクロックＡＤＣＫに応じてカウント動作を行うカウンタ１２のカウント値によって、ＰＧＡ１３の増幅率を制御する。 - 特許庁

Also, the digital signals outputted from the output terminal 30c of the FIR filter 30 are those, for which the output of the A/D converter 22 is delayed for the integral multiple of the cycle of the sampling clock signals.例文帳に追加

また、ＦＩＲフィルタ３０の出力端子３０ｃから出力されるデジタル信号は、Ａ／Ｄ変換器２２の出力を、サンプリングクロック信号の周期の整数倍だけ遅延させたものである。 - 特許庁

To provide a horizontal output generation circuit capable of executing phase correction based on phase difference information between a sampling clock and a synchronizing component signal included in a video signal with the small number of circuits.例文帳に追加

本発明は、少ない回路でサンプリングクロックと映像信号に含まれる同期成分の信号との位相差情報に基づいた位相補正する水平出力発生回路の実現を目的とする。 - 特許庁

The start bit sampling circuit measures a bit width of a start bit of the sync-field based on the edge detection signal and an internal clock signal, and generates an expected value signal indicating the measured bit width as the expected value.例文帳に追加

スタートビットサンプリング回路は、エッジ検出信号及び内部クロック信号に基づいてシンクフィールドのスタートビットのビット幅を計測し、計測されたビット幅を期待値として示す期待値信号を生成する。 - 特許庁

To provide a blood sugar meter which satisfies both measurement accuracy and low power consumption, wherein a sampling clock frequency of necessary and sufficient accuracy is set and power is supplied, only during a required minimum length of time.例文帳に追加

必要且つ十分な精度のサンプリングクロックの周波数を設定し、必要最小限の時間だけ供給する、測定精度と低消費電力を両立した血糖計を提供する。 - 特許庁

The apparatus includes a signal generator that derives from the analog signal a data-location signal, and a selector that selects a sampling clock signal having a phase different from the phase of the amplitude transitions of the analog signal.例文帳に追加

装置は、アナログ信号からデータ配置信号を引き出す信号生成器と、アナログ信号の振幅遷移の位相と異なる位相を有するサンプリングクロック信号を選択する選択器を含む。 - 特許庁

When the difference quantity is maximized, it is possible to sample a video signal little influenced by rounding, therefore, it is possible to perform the phase adjustment of the sampling clock without necessity for a specific pattern of an input signal.例文帳に追加

差分量が最大となれば、なまりの影響の少ない映像信号レベルをサンプリングできるため、特定パターンの入力信号を必要とせずにサンプリングクロックの位相調節を実施できる。 - 特許庁

To provide the processing capable of automatically regenerating the frequency parameter and phase parameter of a sampling clock when a digital form signal is sampled.例文帳に追加

本発明は、ディジタル形式信号の標本化を行う場合に、標本化クロックの周波数パラメータ及び位相パラメータの再生を自動的に行うことができる処理を提供することを目的とする。 - 特許庁

The OFDM modulation parts A2, B2 respectively generate OFDM modulation signals to which IFFT is applied on the basis of IFFT sampling clocks CK-A, CK-B outputted from respective clock generation parts A3, B3.例文帳に追加

ＯＦＤＭ変調部Ａ２，Ｂ２はクロック生成部Ａ３，Ｂ３からのＩＦＦＴサンプリングクロックＣＫ−Ａ，ＣＫ−Ｂに基づいてＩＦＦＴを施してＯＦＤＭ変調信号を生成する。 - 特許庁

The communication mode detection method includes a step of receiving a communication frame pattern of data transmitted from a near field communication initiator after making the communication frame pattern synchronized with a preset sampling clock.例文帳に追加

本発明の通信モード検出方法によれば、近距離通信イニシエータから伝送されるデータの通信フレームパターンを予め設定されたサンプリングクロックに同期して受信する段階が用意される。 - 特許庁

A 2-cycle edge extracting circuit 40 and a 2-cycle toggle circuit 50 detect a 4-cycle timing of the reference clock signal CLK from a term in which a level of a signal S1 after over-sampling does not change.例文帳に追加

２周期エッジ抽出回路４０および２周期トグル回路５０は、オーバサンプリング後の信号Ｓ１のレベルが変化しない期間から、基準クロック信号ＣＬＫの４周期タイミングを検出する。 - 特許庁

The high-speed serial interface circuit includes first to N-th receiver circuits 10-1 to 10-N, a connection switching circuit 20, a serial/parallel conversion circuit 40, a sampling clock generating circuit 50, and a mapping change circuit 110.例文帳に追加

高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。 - 特許庁

A short pulse generator 3 and a PRBS pattern generator 4 output a short pulse train 3a synchronized with the sampling clock 2a and a pseudo random pattern 4a with a pattern identical to the above pseudo random pattern respectively.例文帳に追加

短パルス発生器３とPRBSパターン発生器４は前記サンプリングクロック２ａに同期した短パルス列３ａと前記疑似ランダムパターンと同じパターンの疑似ランダムパターン信号４ａを出力する。 - 特許庁

In this video signal processor 2, by a synchronizing signal separation circuit 9 and a PLL circuit 10, a sampling clock ADCLK matched with the phase of the horizontal synchronizing signals of the video signals is generated.例文帳に追加

映像信号処理装置２では、同期信号分離回路９およびＰＬＬ回路１０により、前記映像信号の水平同期信号の位相に合わせたサンプリングクロックＡＤ_CLKが生成される。 - 特許庁

To provide a digital receiving and focusing device in an ultrasonic system capable of preventing performance of a sigma-delta analogue-digital converter from degrading even if a sampling clock cycle changes.例文帳に追加

超音波システムのデジタル受信集束装置において、サンプリングクロックの周期が変わってもシグマ−デルタアナログ−デジタル変換器の性能低下を防ぐことができる受信集束装置を提供する。 - 特許庁

At the lowest bit of an A/D converter, and analog input is successively sampled twice within one sampling clock by a sample hold circuit, and the sampled analog inputs are held as a first and a second analog input.例文帳に追加

ＡＤコンバータの最下位ビットにおいて、サンプルホールド回路により、１クロックのサンプリングクロック内にアナログ入力を順次２回サンプリングし、それぞれ第１および第２のアナログ入力として保持する。 - 特許庁

Digital modulation signals selected from a signal received by an antenna at a prescribed frequency band are obtained, and a plurality of clock control means generates sampling timings from the obtained signals.例文帳に追加

アンテナにより受信した受信信号から所定の周波数帯を選局し複数のデジタル変調信号を得、この信号から複数のクロック制御手段により複数のサンプリングタイミングを生成する。 - 特許庁

To provide a harmonic analyzer capable of converting measured analog signals into digital data on the basis of a sampling clock having an accurate frequency and stable characteristics and performing highly accurate harmonic analysis.例文帳に追加

正確な周波数で特性が安定したサンプリングクロックに基づき測定アナログ信号をディジタルデータに変換でき、高精度の高調波解析が行える高調波解析装置を提供すること。 - 特許庁

To provide a display device which can hold the precision of fine adjustment at the same level for different kinds of input video signals different in the frequency of a sampling clock.例文帳に追加

この発明は、サンプリングクロックの周波数が異なるような複数種類の入力映像信号に対して、微調整の精度を同レベルにさせることができる表示装置を提供することを目的とする。 - 特許庁

Each of nodes 12-24 (playing units) connected to a LAN network is provided with a storage section that stores synchronization capability information, Fs (sampling clock frequency) management capability information, and common master information or the like.例文帳に追加

ＬＡＮネットワークに接続される１２〜２４等の各ノード（演奏用機器）には、同期能力情報、Ｆｓ（サンプリングクロック周波数）管理能力情報、共通マスタ情報等を記憶する記憶部を設ける。 - 特許庁

An M symbol period calculation counter 5 uses a sampling clock CLK to output a pulse ϕMCP after the elapse of a period equivalent to an M symbol period after a pulse ϕSP (ST) is outputted.例文帳に追加

Ｍシンボル期間算出カウンタ５は、サンプリングクロックＣＬＫを使用して、あるパルスφＳＰ（ＳＴ）が出力されてからＭシンボル期間に相当する期間だけ経過したときにパルスφＭＣＰを出力する。 - 特許庁

The disk drive calculates the number of used stages of the first delay stage corresponding to one cycle of the found recording frequency and needed for phase adjustment of the sampling clock and non-activates first delay stages that are not used.例文帳に追加

ディスク装置は、求めた記録周波数の１周期分に対応し、サンプリングクロックの位相調整に必要な第１遅延段の使用段数を求め、使用しない第１遅延段を非活性化する。 - 特許庁

The integrated circuit device 10 comprises a sampling clock CLK 90 delaying from a reference clock DQS by a predetermined phase, a DLL circuit for generating a CLK 270, an input circuit S/P for taking in data inputted synchronously with the reference clock DQS, and a function macro 30 consisting of a plurality of function blocks for performing access control to an external memory 20 and applying predetermined processing to the data.例文帳に追加

集積回路装置１０は，基準クロックＤＱＳから所定の位相遅れたサンプリングクロックＣＬＫ９０，ＣＬＫ２７０を生成するＤＬＬ回路，基準クロックＤＱＳに同期して入力されるデータを取り込む入力回路Ｓ／Ｐ，外部メモリ２０へのアクセス制御を行い当該データに対して所定の処理を行う複数の機能ブロックからなる機能マクロ３０を有する。 - 特許庁

A dot clock generated by a pixel CLK generating PLL section 50 based on a horizontal signal in a synchronizing signal extracted from a video signal is used as a sampling clock of digital conversion of a video signal and a reference clock of a picture output by s frame memory control section 31, further, the synchronizing signal is used as a picture output synchronizing signal of the frame memory control section 31.例文帳に追加

映像信号から抽出された同期信号中の水平信号にもとづいて画素CLK生成PLL部50で生成されたドットクロックは、映像信号のデイジタル変換のサンプリングクロックおよびフレームメモリコントロール部31による画像出力の基準クロックとして用いられ、さらに前記同期信号はフレームメモリコントロール部31の画像出力同期信号として用いられる。 - 特許庁

To provide a digital modulation circuit that selects the sampling frequency of a digital/analog(D/A) converter, asynchronously with and different from a sampling frequency of a digital signal processor(DSP) of the digital modulation circuit with a standardized symbol frequency and an outputs a modulation wave with a desired symbol frequency, without causing timing deviation of a data clock.例文帳に追加

規準化されたシンボル周波数をもつディジタル変調回路のＤＳＰ内のサンプリング周波数に対し、Ｄ／Ａ変換器のサンプリング周波数を非同期の異なる周波数にし、データクロックのタイミングずれが発生することなく、所望のシンボル周波数の変調波を出力するディジタル変調回路を提供する。 - 特許庁

A detection circuit 302 generates error information nvco of a ratio T/t of a period T of an analog input signal and a period t of a sampling clock, a timing generation unit 304 generates the plurality of re-sampling timings by the plurality of delay times, and the data correction unit 303 generates the plurality of correction digital signals with the plurality of correction factors.例文帳に追加

検出回路３０２はアナログ入力信号の周期Ｔとサンプリングクロックの周期ｔの比Ｔ／ｔの誤差情報ｎｖｃｏを生成して、タイミング生成部３０４は複数の遅延時間で複数の再サンプリングタイミングを生成して、データ補正部３０３は複数の補正率で複数の補正デジタル信号を生成する。 - 特許庁

When a bar code data 19 is detected with the bar code reader 28, the light emitting element 41 for a clock track and the light emitting element 42 for a data track emit light alternately and signal sampling which synchronizes with this light emitting control is performed.例文帳に追加

バーコードリーダー２８でバーコードデータ１９を検出する際には、クロックトラック用発光素子４１とデータトラック用発光素子４２とが交互に発光し、この発光制御と同期した信号サンプリングが行われる。 - 特許庁

An oscillation circuit 80 generates an oscillation signal based on the oscillation frequency of a crystal oscillator 81, and a frequency-dividing circuit 90 generates a sampling clock CKs whose duty rate is 1/8 by frequency- dividing the oscillation signal.例文帳に追加

発振回路８０は水晶振動子８１の振動周波数に基づいて発振信号を生成し、分周回路９０は発振信号を分周して１／８のデューティ比を有するサンプリングクロックＣＫｓを生成する。 - 特許庁

Actually, when the sampling clock of the receiver is not so high, although delay waves are contained also in the direct wave and the predicted wave, since many of other delay waves are removed, accuracy can be enhanced.例文帳に追加

実際には、受信機のサンプリング・クロックがあまり高くない場合には、直接波と推定した波の中にも遅延波が含まれているが、他の多くの遅延波を除去しているので、精度はかなり向上する。 - 特許庁

An A/D conversion part 88 converts an analog current value input from the LPF 86 into a digital value in accordance with a sampling clock input from a processing control part 90, and outputs the digital value to the processing control part 90.例文帳に追加

Ａ／Ｄ変換部８８は、処理制御部９０から入力されるサンプリングクロックに応じて、ＬＰＦ８６から入力されるアナログの電流値をデジタル値に変換し、処理制御部９０に対して出力する。 - 特許庁

To provide a servo control device and method which can fix the clock frequency for sampling the target signals without depending on the number of revolutions of the optical disk, and provide an optical disk recording or reproducing device.例文帳に追加

ターゲット信号をサンプリングするサンプリングクロックの周波数を光ディスクの回転数に依存せずに固定することが可能なサーボ制御装置及びサーボ制御方法、並びに光ディスク記録又は再生装置を提供する。 - 特許庁

To provide a PLL circuit that can easily shift to a lock state and cope with a sampling frequency over a range wider than a conventional range without extending a clock frequency width more than a conventional lock frequency width.例文帳に追加

容易にロック状態へ移行することができ、また、ロック周波数幅を従来のものより広げることなく、しかも、従来より広い範囲のサンプリング周波数に対応できるＰＬＬ回路を提供する。 - 特許庁

Upon reception of a digital audio signal having a sampling frequency different from the clock frequency, the DSP 1 adds a silent signal corresponding to a predetermined time to a head of the digital audio signal inputted thereto.例文帳に追加

そして、ＤＳＰ１は、クロック周波数と異なるサンプリング周波数のデジタル音声信号が入力された場合に、その入力されたデジタル音声信号の先頭に所定時間分の無音信号を付加する。 - 特許庁

An accumulation unit 43 starts the accumulation of the variation Db(n) in order from the sampling clock of a corresponding later phase in the case where its polarity is not varied, and initializes a cumulative value S(n) in the case where the polarity is varied.例文帳に追加

累積部４３は、変化量Ｄｂ(ｎ)をその極性が変化しない場合に対応する位相が遅い方から順に累積し、その累積値Ｓ(ｎ)を前記極性が変化した場合に初期化する。 - 特許庁

A low-pass filter 1 comprises a digital filter wherein the sampling period of transmission signal varies depending on the frequency of clock signal (frequency division ratio at a frequency dividing section 5) to cause variation in the filter characteristics (cut-off frequency).例文帳に追加

低域通過フィルタ１はディジタルフィルタで構成され、クロック信号の周波数（分周部５の分周比）に応じて伝送信号のサンプリング周期が変化し、それに伴ってフィルタ特性（カットオフ周波数）も変化する。 - 特許庁

The devices 100, 200 have sampling clock generating sections 103, 203, data generating sections 104, 204, data recovery sections 105, 205, transmission buffer sections 106, 206 and reception buffer sections 107, 207 consisting of n (plural number)-stages.例文帳に追加

各装置１００、２００は、サンプリングクロック生成部１０３、２０３、データ生成部１０４、２０４、データ再生部１０５、２０５、送信バッファ部１０６、２０６およびｎ（複数）段の受信バッファ部１０７、２０７を有する。 - 特許庁

Thus, the deterioration in the BER characteristics can be prevented as compared to conventional constitution, and the two channels can be set in a sampling state at the optimal phase by clock reproduction control from one channel.例文帳に追加

よって、従来の構成に比べＢＥＲ特性の劣化を防止することができ、また、１つのチャネルからのクロック再生制御により２つのチャネル共に最適位相でのサンプリング状態とすることができる。 - 特許庁

A horizontal line counter 105 counts the number of the horizontal synchronizing signals, and when the count reaches the number of lines set in a horizontal line setting register 108, a phase delay circuit 107 generates and outputs a sampling clock in a prescribed timing.例文帳に追加

水平同期信号は水平ラインカウンタ１０５で計数され、水平ライン設定レジスタ１０８に設定されたライン数に達すると、位相遅延回路１０７より所定タイミングでサンプリングクロックが生成出力される。 - 特許庁

A product sum computing element in the operation processing part 36 makes a response to any one clock signal and periodically executes a product sum operation using a plurality of sample signals, showing the sampling results of all the sample circuits.例文帳に追加

演算処理部３６内の積和演算器は、いずれか１つのクロック信号に応答し、全てのサンプル回路のサンプリング結果をそれぞれ示す複数のサンプル信号を用いた積和演算を周期的に行う。 - 特許庁

To provide a video signal converting device capable of deciding the optimum frequency and phase of a sampling clock of an A/D converting means converting analog video signal into digital video signal in a short time and an LCD device using the device.例文帳に追加

アナログビデオ信号をデジタルビデオ信号に変換するＡ／Ｄ変換手段の最適なサンプリング周波数及び位相を短時間で決定することが出来るビデオ信号変換装置及びＬＣＤ装置を提供する。 - 特許庁

When determining a sampling clock, a control unit simultaneously acquires user adjustment values of lightness and contrast, calculates a lightness correction value from a correction table in a ROM and sets lightness and contrast correction values to an A/D converter.例文帳に追加

制御部がサンプリングクロックを決定する際、同時に明るさ、コントラストのユーザ調整値を取得し、ＲＯＭの補正テーブルより明るさ補正値を算出して、Ａ／Ｄコンバータに明るさ、コントラスト補正値を設定する。 - 特許庁