「sampling clock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The method also includes a step of, using a clock signal, sampling the output signal to generate a plurality of boundary values, each value comprising either a high value or a low value based on the sampling of the output signal.例文帳に追加

本方法は、クロック信号を利用して出力信号をサンプリングし、複数の境界値を生成するステップも含み、該各々の値は出力信号のサンプリングに基づく高値又は低値を有する。 - 特許庁

To suppress the generation of a vertical line and a ghost when carrying out horizontal driving in a clock drive mode by achieving non complete overlap sampling.例文帳に追加

クロックドライブ方式にて水平駆動を行う際に完全ノンオーバーラップサンプリングを実現することで、縦スジ及びゴーストの発生を抑える。 - 特許庁

The sampling part samples the output signal to be oscillated in synchronization with a second control clock signal and provides the output signal with random bits.例文帳に追加

前記サンプリング部は、第２制御クロック信号に同期して前記発振する出力信号をサンプリングしてランダムビットで提供する。 - 特許庁

The system comprises a clock phase shifter 85 that is controlled so that a converter can operate at the optimum sampling time interval with respect to interference noise.例文帳に追加

クロック位相シフタ８５を備え、干渉雑音に対して最適なサンプリング時間間隔でコンバータが動作できるように制御される。 - 特許庁

To increase the resolution of digital data without increasing a sampling clock frequency and to reduce the cost of a device by simplifying a hardware configuration.例文帳に追加

サンプリングクロック周波数を上げずに、デジタルデータの分解能を高めると共に、ハードウエア構成を簡素化して装置のコストを低減する。 - 特許庁

Thereby, the shift of the sampling timing is gradually corrected in each oversampling timing at maximum and a stable symbol clock can be regenerated.例文帳に追加

したがって、サンプリングタイミングは、最大でオーバーサンプリングの周期ずつでずれが修正されてゆき、安定したシンボルクロックを再生できる。 - 特許庁

The state signal sampling unit (66) samples the analog state signal with the inverse-converted clock signal to generate the transmission data.例文帳に追加

状態信号標本化部（６６）は、逆変換したクロック信号で当該アナログ状態信号を標本化して伝送データを生成する。 - 特許庁

The receiver circuit receives serial data including predetermined patterns so as to generate sampled data by synchronizing the serial data with a clock signal and by sampling the same.例文帳に追加

レシーバ回路は、所定のパターンを含むシリアルデータを受け取り、クロック信号に同期してシリアルデータをサンプリングしてサンプルドデータを生成する。 - 特許庁

To provide a canceler apparatus which performs the cancellation of echoes/crosstalk even when a phase shift exists in a sampling clock by suppressing the increase of a circuit scale.例文帳に追加

回路規模の増大を抑え、サンプリングクロックに位相ずれがある場合にも、エコー／クロストークのキャンセルを行うキャンセラ装置の提供。 - 特許庁

A CDR system (100) has a sampling circuit (105) generating a clock/data signal that is in a recovery state, and an interleaving feedback network (110).例文帳に追加

ＣＤＲシステム（100）は回復状態のクロック／データ信号を生じさせるサンプリング回路（105）及びインタリービングフィードバックネットワーク（110）を有する。 - 特許庁

A clock reproducing unit 20 calculates a cumulative value obtained by cumulatively adding distance data of an i-th sampling point for an N-symbol term.例文帳に追加

クロック再生部２０は、Ｎシンボル期間についてそれぞれ第ｉのサンプリング点の距離データを累算加算した累算値を算出する。 - 特許庁

A VCO (Voltage Controlled Oscillator) 60 generates a sampling clock signal CLK4 which has a frequency corresponding to a control voltage Vcnt2 that is applied.例文帳に追加

ＶＣＯ６０は、入力された制御電圧Ｖｃｎｔ２に応じた周波数を有するサンプリングクロック信号ＣＬＫ４を発生する。 - 特許庁

The resolution of the observation image is made high by the increase of the number of samplings without increasing the frequency of the sampling clock S itself.例文帳に追加

サンプリングクロックＳ自体の周波数を大きくすることなく、サンプリング数の増加による観察画像の高解像度化を実現できる。 - 特許庁

A PLL circuit 5 is provided with a phase adjusting device 52 and generates a sampling clock CK that synthesizes with a horizontal synchronizing signal from a personal computer.例文帳に追加

ＰＬＬ回路５は位相調整器５２を備え、パソコンからの水平同期信号に同期したサンプリングクロックＣＫを発生する。 - 特許庁

To obtain a video signal processor performing YC separation accurately, using a sampling clock that does not always synchronize in phase with a chrominance subcarrier.例文帳に追加

必ずしも色副搬送波と位相同期しないサンプリングクロックを用いて、精度良くＹＣ分離を行う映像信号処理装置を得る。 - 特許庁

A circuit for testing the access time of a clock synchronization type memory, includes a delay circuit 520, a sampling circuit 530 and a coincidence detection circuit 540.例文帳に追加

クロック同期式のメモリのアクセスタイムをテストする回路であって、遅延回路520と、サンプリング回路530と、一致検出回路540と、を備える。 - 特許庁

To provide a method and system for performing analog/digital conversion capable of reducing the influence of clock jitter or the like, and performing high speed sampling.例文帳に追加

クロック・ジッタ等の影響を低減させ、高速なサンプリングを可能とする、アナログ・デジタル変換のための方法およびシステムを提供する。 - 特許庁

The sample-hold circuit 102 samples and holds the clock signal to be measured MCK in response to the first and second sampling trigger signals.例文帳に追加

サンプルホールド回路１０２は、第１および第２のサンプリングトリガ信号にそれぞれ対応して被測定クロック信号ＭＣＫをサンプルホールドする。 - 特許庁

To provide a photon detection circuit and a photon detection method that can accomplish high-accuracy discrimination even if a sampling clock has a jitter.例文帳に追加

サンプリングクロックがジッタを持っていても、精度の良い識別が可能な光子検出回路および光子検出方法を提供する。 - 特許庁

Moreover, a sampling clock CLA is counted by a sample counter 2, and the sample value of each area is selected according to a low-order address AL, and read.例文帳に追加

さらにサンプリングクロックＣＬＡがサンプルカウンタ２でカウントされ、各エリアのサンプル値か下位アドレスＡＬにより選択されて読み出される。 - 特許庁

When data are recorded with not equimultiple but integer multiple of the rated sampling frequency, an operation clock frequency to be supplied to the sampling rate converter 2 is set to the integer multiple of a standard frequency matched with the rated sampling frequency.例文帳に追加

記録データの定格のサンプリング周波数の等倍でない整数倍で記録する際にサンプリングレートコンバータ２に供給する動作クロックの周波数を定格のサンプリング周波数に合わせた標準の周波数の前記整数倍に設定するようにしている。 - 特許庁

When a start edge timing (a start timing) of transmission data TXD start bit is detected, the transceiver samples the transmission data TXD at the time of second sampling edge after the start timing using a sampling SCK having four sampling edges per one bus clock BCK cycle after synchronizing to the bus clock BCK, and afterwards, samples (latches) the transmission data TXD at every four sampling edge timing.例文帳に追加

送信データＴＸＤのスタートビットの開始エッジのタイミング（開始タイミング）が検出されると、バスクロックＢＣＫに同期し、そのバスクロックＢＣＫの１周期当たり４個のサンプリング用エッジを有するサンプリングＳＣＫを用い、開始タイミングを起点として２個目のサンプリング用エッジのタイミングで送信データＴＸＤをサンプリングし、以後、４個目のサンプリング用エッジのタイミング毎に、送信データＴＸＤをサンプリング（ラッチ）する。 - 特許庁

The phase controller (103) includes another data sampling circuit (106) for generating a phase control signal A different from the phase control signal, supplying the phase control signal A to another phase interpolator, receiving the polyphase clock and sampling input data on the basis of a clock signal interpolated in accordance with the phase control signal A, wherein it is desirable to variably set a threshold level for sampling data.例文帳に追加

この位相制御器(103)は、位相制御信号とは別の位相制御信号Ａを生成して別の位相補間器(105)に供給し、多相クロックを受け位相制御信号Ａに対応して補間したクロック信号に基づき入力データをサンプルする別のデータサンプリング回路(106)を備え、好ましくは、データをサンプルするための閾値レベルが可変に設定される。 - 特許庁

The phase shifter comprises a device to generate multiple sampling clock phases and a multiplexer 82 that is connected to multiple phase inputs to select the optimum clock phase, and operates the analog/digital converter by selecting one of the optimum clock phase.例文帳に追加

この位相シフタは、複数のサンプリングクロック位相を生成するための装置と、最適なクロック位相を選択するために複数の位相入力に接続されるマルチプレクサ８２とを備え、最適なクロック位相を１つ選択しアナログ／デジタルコンバータを動作させる。 - 特許庁

To provide a clock phase adjuster stably adjusting the phase of a clock on the basis of the state of the change of a sampling value obtained in synchronism with the clock from reproducing signals corresponding to a prescribed pattern.例文帳に追加

本発明の課題は、所定パターンに対応した再生信号からクロックに同期して得られるサンプリング値の変化の状態に基づいてそのクロックの安定した位相調整を行うことのできるクロック位相調整装置を提供することである。 - 特許庁

Each information of rise and fall of the reproduced signal is individually multiplied by a PLL to generate a first PLL clock and a second PLL clock, and a reproduced waveform is sampled by the first and second PLL clocks to generate a first sampling string and a second sampling string.例文帳に追加

再生信号の立ち上がり及び立ち下がりの各情報に対して個別にＰＬＬを掛けて、第１のＰＬＬクロック、第２のＰＬＬクロックを生成し、再生波形を第１、第２のＰＬＬクロックにてサンプリングを行い、第１のサンプリング列、第２のサンプリング列を生成する。 - 特許庁

The radar device receives a signal reflected on a target with a receiving antenna 3a, a sampling pulse based on a receiving timing clock RxCLK independent from the transmission timing clock TxCLK is generated with a sampling setter 3b, and a receiving signal Rx is sample-held with a sample holder 3c.例文帳に追加

ターゲットで反射された信号は受信アンテナ３ａで受信され、送信タイミングクロックＴｘＣＬＫとは独立した受信タイミングクロックＲｘＣＬＫに基づくサンプリングパルスがサンプリング設定部３ｂで生成され、サンプルホールド部３ｃで受信信号Ｒｘがサンプルホールドされる。 - 特許庁

Thus, delay times of the clock and the data signal become coincident, an over-sampling error state due to a time difference between the clock and data is avoided, an over-sampling frequency is accurately improved, and a pixel transmission efficiency and quality can be improved without an influence of a voltage change.例文帳に追加

これにより、クロックとデータ信号の遅延時間が一致し、クロックとデータとの間の時差によるオーバーサンプリングエラーの状況を回避し、オーバーサンプリング周波数を正確に向上し、電圧変化の影響を受けることなく、画素伝送効率および品質を向上させることができる。 - 特許庁

In this sampling clock frequency information transmission system, the frequency information is compression-encoded and transmitted in the form of a compressed code on a transmission side and the compressed code is decoded on a reception side at the time of transmitting the sampling clock frequency information from the transmission side to the reception side.例文帳に追加

標本化クロック周波数情報を送信側から受信側へ伝送する際、送信側では、周波数情報を圧縮符号化して、圧縮符号の形で伝送し、受信側では、当該圧縮符号を復号する標本化クロック周波数情報伝送方式が得られる。 - 特許庁

To provide a video signal sampling device capable of outputting a digital video signal always having an amplitude near the maximum level (the amplitude of the output signal obtained when the phase of an input signal and the phase of a sampling clock have an optimum relation) irrespective of what the phase of the clock is.例文帳に追加

サンプリングクロックの位相の如何に関らず、常に最大振幅（入力信号の位相とサンプリングクロックの位相とが最適な関係にある場合に得られる出力信号の振幅）に近い振幅を有するデジタル映像信号を出力することのできる映像信号サンプリング装置を提供する。 - 特許庁

The receiver is provided with a separation circuit 13, a comparison control circuit 14, an averaging circuit 15, a frequency information generating circuit 16, a phase number generating circuit 18, a control circuit 19, a transmission clock recovery circuit 20, a sampling clock recovery circuit 21, a sampling circuit 22 and a 1/M frequency divider counter 23.例文帳に追加

受信側では、分離回路１３、比較制御回路１４、平均化回路１５、周波数情報発生回路１６、位相番号発生回路１８、制御回路１９、伝送クロック再生回路２０、標本化クロック再生回路２１、標本化回路２２およびＭ分周カウンタ２３を備える。 - 特許庁

To switch an oscillation frequency range of VCO of PLL for audio clock reproduction on the receiving side according to the change of an audio sampling frequency even without transmitting information indicating the audio sampling frequency as information for locking the PLL for audio clock reproduction on the receiving side.例文帳に追加

受信側のオーディオクロック再生用ＰＬＬをロックさせるための情報として、オーディオサンプリング周波数を示す情報を伝送しなくても、オーディオサンプリング周波数の変化に応じて、受信側のオーディオクロック再生用ＰＬＬのＶＣＯの発振周波数レンジを切り換えることができるようにする。 - 特許庁

S4 having pulse width corresponding to double precision of S2 showing pulse width per 1/2 period of a sampling clock is generated, and S5 having H side signals or L side signals which continue before and after a point of time of 1/2 period of the sampling clock as a center is generated in accordance with S4.例文帳に追加

サンプリングクロックの1/2周期当りのパルス幅を示すＳ２の２倍に相当するパルス幅を有するＳ４を生成し、Ｓ４に応じて、サンプリングクロックの1/2周期の時点を中心として前後に連続するＨ側信号又はＬ側信号をもつＳ５を生成する。 - 特許庁

To provide a digital PLL (Phase locked loop)circuit capable of generating a clock signal that does not cause disturbance in a video even if used as a sampling clock signal to sample a video signal.例文帳に追加

映像信号をサンプリングするためのサンプリングクロック信号として用いても、映像に乱れを生じさせないクロック信号を生成することのできるデジタルＰＬＬ回路を提供することを課題とする。 - 特許庁

A clock signal d transmitted from a crystal oscillator 11 is fed to a 2-stage sampling circuit 12, which samples a power-on reset signal a output from a power supply monitor IC 1 by using the clock signal d.例文帳に追加

水晶発振器１１から送出されるクロック信号ｄは、２段サンプリング回路１２に供給され、電源監視IC１から出力されるパワーオンリセット信号ａをクロック信号ｄによりサンプリングする。 - 特許庁

When the start pulse (SP) is raised, the sampling pulse (sam) falls successively while being lagged from a clock signal (CK, CKB) by a half period per stage, synchronously with the rise of the clock signal (CK, CKB).例文帳に追加

スタートパルス（ＳＰ）が立ち上がると、クロック信号（ＣＫ、ＣＫＢ）の立ち上がりに同期し、サンプリングパルス（ｓａｍ）は、１段ごとにクロック信号（ＣＫ、ＣＫＢ）の半周期ずつ遅れて順次立ち下がる。 - 特許庁

A synthesizer 22 of a control device 1 generates a synchronizing clock signal obtained by multiplexing a sampling clock and a synchronizing signal based on the output of a latch circuit 21 to which the synchronizing signal such as a trigger signal is input.例文帳に追加

制御装置１の合成器２２は、トリガ信号等の同期信号が入力されるラッチ回路２１の出力に基づいて、サンプリングクロックと同期信号を多重化した同期クロック信号を生成する。 - 特許庁

Furthermore, the clock signal is detected by over sampling the reception signal as a clock signal detection means and deviation of both the signals is automatically corrected so that a symbol acquisition timing coincides with a Nyquist point.例文帳に追加

また、クロック信号検出手段として、受信信号をオーバーサンプリングによりクロック信号を検出するとともに、シンボル取得タイミングがナイキスト点と一致するように自動的に両者のずれを補正する。 - 特許庁

To provide a clock-generating circuit capable of a structuring YC separation and chroma demodulation of NTSC and PAL systems, etc., without greatly changing a sampling clock with high accuracy and simple system.例文帳に追加

本発明は、サンプリングクロックを大きく変えることなくＮＴＳＣ、ＰＡＬ方式等のＹＣ分離及びクロマ復調を高精度で、かつ簡単なシステムで構成できるクロック発生回路を提供する。 - 特許庁

A decoding circuit 16 decodes the encoded signal transmitted from the noncontact IC card through the analog processing part 8 by sampling it synchronously with the clock pulse from a clock supply part 7.例文帳に追加

復調回路１６は、非接触ＩＣカードからアナログ処理部８を通じて送られてくる符号化信号をクロック供給部７からのクロックパルスに同期してサンプリングすることにより復調する。 - 特許庁

To select an optimum sampling clock by dynamically following up a change point of a reception signal even if the reception signal contains continuous data.例文帳に追加

受信信号に連続データが含まれる場合においても受信信号の変化点に動的に追従し、最適なサンプリングクロックを選択すること。 - 特許庁

To provide a receiving circuit for appropriately performing equalization processing in a configuration where the phase of a sampling clock is not adjusted for a received signal.例文帳に追加

受信信号に対してサンプリングクロックの位相を調整しない構成において、適切に等化処理を行なう受信回路を提供する。 - 特許庁

To provide a clock and data reproduction circuit by an over-sampling process which is provided with high-speed follow-up ability to a jitter and does not need flow control.例文帳に追加

ジッタへの高速追従性を備え、同時にフロー制御が不必要なオーバーサンプリングによるクロック及びデータ再生回路を提供する。 - 特許庁

A readout circuit 202, a DSP 205, etc., carries out synthesis and processing of musical sound signals of a plurality of channels for each sampling cycle, in synchronism with clock signal ϕ.例文帳に追加

読出回路２０２、ＤＳＰ２０５等は、クロック信号φに同期して、サンプリング周期毎に複数チャンネルの楽音信号を合成／処理する。 - 特許庁

The sampling-and-filtering device sequentially samples, filters, and down-converts the first signal according to a clock signal to generate a second signal.例文帳に追加

サンプリング‐フィルタリング装置は、クロック信号に応じて第１の信号を連続的にサンプリング、フィルタリング、及びダウンコンバートして第２の信号を生成する。 - 特許庁