「sampling clock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A frequency ratio detector 1 detects a ratio J of a frequency of an input clock signal fsin corresponding to a sampling rate of an input signal to a frequency of an output clock signal fso corresponding to a sampling rate of an output signal and gives the frequency ratio J to a digital trifler 2, a selector 3 and a sampling rate conversion section (fs conversion section) 4.例文帳に追加

周波数比検出器１が入力信号のサンプリングレートに対応した入力クロック信号fsinと出力信号のサンプリングレートに対応した出力クロック信号fsoの周波数比Ｊを検出し、デジタルフィルタ２、セレクタ３、サンプリングレート変換部（ｆｓ変換部）４へ送出する。 - 特許庁

The phase controller (103) includes another data sampling circuit (106) for generating a phase control signal A different from the phase control signal, supplying the phase control signal A to another phase interpolator, receiving the polyphase clock and sampling input data on the basis of a clock signal interpolated in accordance with the phase control signal A, wherein it is desirable to variably set a threshold level for sampling data.例文帳に追加

この位相制御器(103)は、位相制御信号とは別の位相制御信号Ａを生成して別の位相補間器(105)に供給し、多相クロックを受け位相制御信号Ａに対応して補間したクロック信号に基づき入力データをサンプルする別のデータサンプリング回路(106)を備え、好ましくは、データをサンプルするための閾値レベルが可変に設定される。 - 特許庁

In this digital signal processing circuit which samples input analog signals using a sampling circuit 34 and outputs digital signals, using a signal made by multiplying an input reference signal at a PLL(phase-locked loop) circuit 32 as a sampling clock, a delay circuit 33 for phase adjustment between the signal made by multiplication of the input reference signal and the sampling clock is inserted in front of the PLL circuit 32.例文帳に追加

入力基準信号をＰＬＬ回路３２で逓倍した信号をサンプリングクロックとして用いて、入力アナログ信号をサンプリング回路３４でサンプリングしてディジタル信号を出力するディジタル信号処理回路において、入力基準信号を逓倍した信号とサンプリングクロックとの位相を調整するための遅延回路３３をＰＬＬ回路３２の前段に挿入してなるものである。 - 特許庁

An A/D converter 11 samples reproducing signals from the header and rewritable areas by the sampling clock of a fixed frequency provided from a clock synthesizer.例文帳に追加

Ａ／Ｄコンバータ１１はクロックシンセサイザから提供される一定周波数のサンプリングクロックで、ヘッダ領域及びリライタブル領域の再生信号をサンプルする。 - 特許庁

The transceiver generates synchronous transmission data dTXD synchronized to the bus clock BCK by additionally sampling the sampled data at the time of falling edge of the bus clock BCK.例文帳に追加

そのサンプリングしたデータを、更に、バスクロックＢＣＫの立ち下がりエッジでサンプリングすることによって、バスクロックＢＣＫに同期した同期送信データｄＴＸＤを生成する。 - 特許庁

Digital audio signals sampled with an asynchronous clock are converted into ones with a sampling frequency that synchronizes with the clock for the noise cancellation processing, and the converted signals are added to the noise cancellation signals.例文帳に追加

そして非同期のクロックでサンプリングされているデジタルオーディオ信号を、ノイズキャンセル処理用クロックに同期するサンプリング周波数にレート変換したうえで、ノイズキャンセル信号に加算する。 - 特許庁

A sampling rate converter 4 converts audio data Da synchronized with a transmission LR clock LRs to audio data Dac synchronized with a transmission LR clock LRsA.例文帳に追加

サンプリングレートコンバータ４は、送信ＬＲクロックＬＲｓに同期したオーディオデータＤａを送信ＬＲクロックＬＲｓＡに同期したオーディオデータＤａｃに変換する。 - 特許庁

The receiving circuit detects a clock for sampling the received serial data at an optimum position and outputs the data from the register circuit for latching the data sampled by the clock.例文帳に追加

複数のクロックのうち、受信シリアルデータを最適な位置でサンプリングするクロックを検出し、そのクロックでサンプリングされたデータを保持するレジスタ回路からのデータを出力させる。 - 特許庁

As a frequency divider, a baud rate generator 1 frequency-divides a predetermined reference clock RCLK to produce a baud rate clock BCLK for sampling data.例文帳に追加

分周器としてのボーレート発生器１は、所定の基準クロックＲＣＬＫを分周することにより、データをサンプリングするボーレートクロックＢＣＬＫを生成する。 - 特許庁

To provide a clock switching circuit capable of supplying an exact sampling clock signal as associating it with jitter by reduction of the number of components or minimum improvement.例文帳に追加

部品点数の削減または最小限の改良によりジッタに対応させながら、正確なサンプリングクロック信号を供給することができるクロック切替回路の提供。 - 特許庁

This selecting circuit is equipped with a device for generating multiple sampling clock phases and a multiplexer which is connected to multiple phase inputs so as to select the optimum clock phase.例文帳に追加

この選択回路は、複数のサンプリングクロック位相を生成するための装置と、最適なクロック位相を選択するために複数の位相入力に接続されるマルチプレクサとを備える。 - 特許庁

This prevents high frequency noise by clock from mixing into the image signals, as the clock CLK does not rise nor fall in a timing of sampling of the image signals.例文帳に追加

これにより、画像信号がサンプリングされるタイミングでは、クロックＣＬＫは立上り又は立下ることはなく、クロックによる高周波ノイズが画像信号に混入することを防止することができる。 - 特許庁

Furthermore, the clock signal is detected by over sampling the reception signal as a clock signal detection means and deviation of both the signals is automatically corrected so that a symbol acquisition timing coincides with a Nyquist point.例文帳に追加

また、クロック信号検出手段として、受信信号をオーバーサンプリングによりクロック信号を検出するとともに、シンボル取得タイミングがナイキスト点と一致するように自動的に両者のずれを補正する。 - 特許庁

After waveform of reproducing RF signals 3 detected from an optical disk medium 1 is shaped, they are converted into digital RF signals 6 using a sampling clock 8 of a period twice a channel clock.例文帳に追加

光ディスク媒体１から検出した再生ＲＦ信号３を波形整形した後、チャネルクロックの２倍の周期のサンプリングクロック８でデジタルＲＦ信号６に変換する。 - 特許庁

To provide a clock-generating circuit capable of a structuring YC separation and chroma demodulation of NTSC and PAL systems, etc., without greatly changing a sampling clock with high accuracy and simple system.例文帳に追加

本発明は、サンプリングクロックを大きく変えることなくＮＴＳＣ、ＰＡＬ方式等のＹＣ分離及びクロマ復調を高精度で、かつ簡単なシステムで構成できるクロック発生回路を提供する。 - 特許庁

The A/D converting circuit 101 performs the A/D conversion by adopting a clock signal to be inputted to the semiconductor integrated circuit 200 as a sampling clock.例文帳に追加

半導体集積回路２００に入力されるクロック信号をサンプリングクロックとしてＡ／Ｄ変換回路１０１においてＡ／Ｄ変換を行う。 - 特許庁

To minimize errors occurring in switching from an active system to a standby system, due to the error of a sampling clock in phase synchronization, using a reference clock.例文帳に追加

基準クロックに対する位相同期を行う際にサンプリングクロックの誤差に起因して、現用系から予備系への切替時に生じる誤差を最小にする。 - 特許庁

Sample-holding sections 15, 16 use the clock signal CLK to carry out sampling and holding and to delay the baseband signals SIa, SQa for one symbol clock.例文帳に追加

サンプルホールド部１５，１６は、クロック信号ＣＬＫを用いてサンプルホールドを行い、ベースバンド信号ＳＩa，ＳＱaを１シンボルクロック分遅延する。 - 特許庁

The A/D converter generates an internal clock using a symbol point and points before or after the symbol point as a sampling timing by the control of the clock control unit in the synchronization followup mode.例文帳に追加

一方、Ａ／Ｄ変換器は、同期追従モードにおいて、クロック制御部の制御によりシンボル点とその前後各一点をサンプリングタイミングとする内部クロックを生成する。 - 特許庁

A WST detecting circuit 16 is provided with a timing oscillator 31 and a sampling rate converter 32, and extracts the WST data using a WST data clock and an asynchronous system clock.例文帳に追加

ＷＳＴ検出回路１６は、タイミングオシレータ３１及びサンプリングレートコンバータ３２を設け、ＷＳＴデータクロックと非同期のシステムクロックＣｓによってＷＳＴデータを抽出している。 - 特許庁

A decoding circuit 16 decodes the encoded signal transmitted from the noncontact IC card through the analog processing part 8 by sampling it synchronously with the clock pulse from a clock supply part 7.例文帳に追加

復調回路１６は、非接触ＩＣカードからアナログ処理部８を通じて送られてくる符号化信号をクロック供給部７からのクロックパルスに同期してサンプリングすることにより復調する。 - 特許庁

The A/D converter generates an internal clock having a sampling frequency of eight times symbol rate by control of a clock control unit in the synchronization capturing mode.例文帳に追加

Ａ／Ｄ変換器は、同期捕捉モードにおいて、クロック制御部の制御によりシンボルレートの８倍のサンプリング周波数の内部クロックを生成する。 - 特許庁

To provide a clock control circuit which automatically adjusts the phase of a sampling clock that samples a personal computer signal to an optimum phase.例文帳に追加

パソコン信号をサンプリングするサンプリングクロックの位相を自動的に最適な位相に調整することができるクロック制御回路を提供する。 - 特許庁

To detect a phase of an input clock signal with a high phase resolution using a sampling clock signal as a reference in a digital phase detector available for a phase lock loop.例文帳に追加

フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。 - 特許庁

A clock output part 20 of the clock generation circuit detects a sampling frequency form a digital input signal and generates a rectangular wave signal with the frequency.例文帳に追加

クロック生成回路のクロック出力部２０は、デジタル入力信号からサンプリング周波数を検出し、その周波数を有する矩形波信号を生成する。 - 特許庁

To stably conduct automatic phase adjustment for a dot clock the being a sampling clock of analog video signals without being adversely affected by noise components of the signals.例文帳に追加

アナログ映像信号のノイズ成分に影響されることなく、アナログ映像信号のサンプリングクロックであるドットクロックの位相自動調整を安定した状態で行う。 - 特許庁

A timing control circuit 20 delays rising of a second clock signal HCK by just a first clock signal DCK to generate sampling control signals HCTN and HCTNB, and outputs the control signals to a horizontal scanning circuit 11.例文帳に追加

タイミング制御回路２０は第２のクロック信号ＨＣＫの立ち上がりを第１のクロック信号ＤＣＫ分遅延させたサンプリング制御信号ＨＣＴＮ、ＨＣＴＮＢを生成し、水平走査回路１１に出力する。 - 特許庁

The sampling frequency converting apparatus 30 produces data DA2 synchronized to a clock signal LRCKb from data DA1 to be sequentially supplied by synchronizing to a clock signal LRCKa.例文帳に追加

サンプリング周波数変換装置３０は、クロック信号LRCKaに同期して順次に供給されるデータＤＡ1からクロック信号LRCKbに同期したデータＤＡ2を生成する。 - 特許庁

A clock data recovery circuit 5 generates a sampling clock signal of an optimum phase, corresponding to the output signal 7 of the converter 4, and supplies it to the converter 4.例文帳に追加

クロックデータリカバリ回路５は、変換器４の出力信号７に応じた最適な位相のサンプリングクロック信号を生成して変換器４に供給する。 - 特許庁

A 1/2 frequency divider 15 inputs the local oscillated signals generated from the second VCO 10, generates a sampling clock signal by dividing the frequency of the oscillated signals into 1/2 frequencies, and supplies the clock signal to a demodulation IC 14.例文帳に追加

１／２分周器１５は、第２のＶＣＯ１０により生成されたローカル発振信号を入力し、１／２に分周することによりサンプリングクロック信号を生成して復調ＩＣ１４に供給する。 - 特許庁

A determination part 56 estimates the clock phases of the receiving signals in the sampling timing by deriving clock phase components of the signals of the frequency regions when magnitude of the signals of the frequency regions is larger than a threshold.例文帳に追加

決定部５６は、周波数領域の信号の大きさがしきい値よりも大きければ、周波数領域の信号のクロック位相成分を導出することによって、サンプリングタイミングにおける受信信号のクロック位相を推定する。 - 特許庁

The recorder CPU 14 receives the notification, raises an operation section instruction signal and inputs a sampling clock to the external clock input terminals 88 and 90 of both CPUs 12 and 14.例文帳に追加

レコーダＣＰＵ１４は該通知を受けて動作区間指示信号を立ち上げ、サンプリングクロックを両ＣＰＵ１２，１４の外部クロック入力端子８８，９０に入力する。 - 特許庁

Therefore, the first signal processing system and the second signal processing system can be operated by an operation clock whose frequency is considerably lower than that of a fixed clock for performing A/D sampling.例文帳に追加

このため、Ａ／Ｄサンプリングするための固定クロックよりも数段低い周波数の動作クロックにて、第１の信号処理系と第２の信号処理系を動作させることができる。 - 特許庁

A selector 100S selects any one from among the delay clocks CC1, CC2, ..., to output a selected delay clock as a sampling clock CKsp.例文帳に追加

セレクタ１００Ｓは、遅延クロックＣＣ１，ＣＣ２，・・・の中からいずれか１つを選択し、選択した遅延クロックをサンプリングクロックＣＫｓｐとして出力する。 - 特許庁

The phases of a sampling clock 1002 supplied from a clock generation means 106 are periodically and alternately switched with phase difference of 180 degrees, and a timing estimation means 104 estimates the symbol timing in every phase period.例文帳に追加

クロック生成手段１０６から供給されるサンプリングクロック１００２の位相を１８０度の位相差で定期的に交互に切り換え、各々の位相の期間に、タイミング推定手段１０４においてシンボルタイミングを推定する。 - 特許庁

A summing signal added with received signals of a plurality of wireless systems is sampled by using a sampling clock superimposed with a system clock in the plurality of wireless systems.例文帳に追加

複数の無線システムにおけるシステムクロックを重畳したサンプリングクロックによって、複数の無線システムの受信信号を加算した加算信号をサンプリングする。 - 特許庁

A sampling circuit 16 samples an input data signal 12 with a poly-phase clock signal 18 and a shift register circuit 26 shifts up outputs Q1-Qn on the basis of a master clock 24.例文帳に追加

サンプリング回路16は、多相クロック信号18で入力データ信号12をサンプリングし、出力Q1〜Qnは、マスタクロック24でシフトレジスタ回路26内を歩進する。 - 特許庁

A clock signal d transmitted from a crystal oscillator 11 is fed to a 2-stage sampling circuit 12, which samples a power-on reset signal a output from a power supply monitor IC 1 by using the clock signal d.例文帳に追加

水晶発振器１１から送出されるクロック信号ｄは、２段サンプリング回路１２に供給され、電源監視IC１から出力されるパワーオンリセット信号ａをクロック信号ｄによりサンプリングする。 - 特許庁

An interpolation part 8 samples in synchronous with a clock signal NCLK inputted from the clock generating part 29 based on the sampling data that has passed the clipping compensation part 7.例文帳に追加

次に、補間部８は、クリッピング補償部７を通過したサンプリングデータに基づいて、クロック生成部２９から入力されるクロック信号ＮＣＬＫに同期してサンプリングする。 - 特許庁

The first and second signal generators are coupled by a dedicated cable, and a sampling clock, a sequence clock, and a trigger/event signals are provided by a first signal generator to the second signal generator.例文帳に追加

第１及び第２信号発生装置は、専用ケーブルで結合され、サンプリング・クロック、シーケンス・クロック、トリガ／イベント信号が第１信号発生装置から第２信号発生装置に供給される。 - 特許庁

A clock generated by a clock generation circuit 22 for sampling the CCD 5 is frequency-modulated by a spread spectrum IC 23 to lower the noise power of a specific frequency to realize the countermeasure for EMI.例文帳に追加

クロック発生回路２２で発生された前記ＣＣＤ５のサンプリングのためのクロックを、スペクトラム拡散ＩＣ２３で周波数変調して、特定の周波数のノイズパワーを低下させ、前記ＥＭＩ対策を実現する。 - 特許庁

Concerning this packet transfer device, received audio data are outputted to external equipment by the reproducing timing clock synchronized to an input sampling clock on the side of transmission while using the received time information of the first syt.例文帳に追加

受信されたオーディオデータを、受信された第１のｓｙｔの時刻情報を用いて、送信側の入力サンプリングクロックに同期した再生タイミングクロックで、外部機器に出力する。 - 特許庁

A first delay circuit receives a sampling clock obtained by multiplying a detection frequency of a reference clock pattern and respectively outputs delay clocks from a first delay stage.例文帳に追加

第１遅延回路は、基準クロックパターンの検出周波数を逓倍したサンプリングクロックを受け、第１遅延段から遅延クロックをそれぞれ出力する。 - 特許庁

To provide an asynchronous successive approximation type AD converter capable of adjusting a delay amount for determining a cycle of an operation clock in a simple circuit and internally generating a sampling clock.例文帳に追加

動作クロックの周期を定める遅延量を単純な回路で調整でき且つサンプリングクロックを内部生成可能な非同期式の逐次比較型ＡＤ変換器を提供する。 - 特許庁

An FIR filter 20 uses the sampling clock CLK 3 of a frequency fsamp' frequency-divided by N which is the maximum of integers where the result of dividing the frequency fsamp of a basic clock is larger than twice the symbol rate fs.例文帳に追加

基本クロックの周波数ｆ_sampを割った結果がシンボルレートｆ_sの２倍よりも大である整数のうち最大のものＮで分周した周波数ｆ_samp’のサンプリングクロックＣＬＫ３をＦＩＲフィルタ２０において使用する。 - 特許庁