「sampling clock」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The data recorder 12 samples the sensor output using a sampling clock generated by a sampling clock source 14, and stores into a measurement data storage 18.例文帳に追加

データレコーダ１２は、サンプリングクロック源１４で生成されたサンプリングクロックでセンサ出力をサンプリングし、計測データ記憶部１８に記憶する。 - 特許庁

At the time of recording, sampling rate conversion is made on the digital audio data input of a clock, which is asynchronous with digital video data, with a clock synchronous with digital video data by means of a sampling rate converter 107.例文帳に追加

記録時、サンプルレート変換器１０７でデジタル映像データと非同期なクロックのデジタルオーディオデータ入力をデジタル映像データと同期したクロックでサンプルレート変換して記録する。 - 特許庁

The sampling clock signal s2 is quantized by an A/D converter 25 on the basis of the sampling clock signal d3, is subsequently subjected to maximum likelihood decoding by a decoder 31 and outputted as reproduced data.例文帳に追加

等化信号ｓ２は、サンプリングクロック信号ｄ３に基づいて、Ａ／Ｄ変換器２５によって量子化された後、復号器３１によって最尤復号されて再生データとして出力される。 - 特許庁

The converted data being the output of the memory 2 are D/A-converted by a D/A converter 3 at the same sampling clock as the sampling clock of the DDSIC 1, so that an arbitrary frequency waveform output can be obtained.例文帳に追加

メモリ２の出力である変換データをＤＤＳＩＣ１のサンプリングクロックと同一のサンプリングクロックにてＤ／Ａ変換器３によりＤ／Ａ変換することにより、任意の周期波形出力が得られる。 - 特許庁

A variable cyclic pulse signal and a sampling clock are input to a counter means 32 in an adaptive signal processor 30, and an input cycle is counted by a sampling clock to input a count value to a timing generation means 34.例文帳に追加

可変周期パルス信号とサンプリングクロックが適応信号処理３０内のカウンタ手段３２に入力され、入力周期がサンプリングクロックでカウントされてカウント値がタイミング発生手段３４に入力される。 - 特許庁

Furthermore, a pulse generator 1006 generates a sampling clock, by using a pre-registered cycle with the sampling clock reference timing as the reference.例文帳に追加

また、このサンプリングクロック基準タイミングを基準にして、予め登録されている周期を使用してパルス発生器１００６にてサンプリングクロックを生成する。 - 特許庁

A clock generator 8 generates a clock S_1 that is to be a reference of a sampling pulse S_2 for sampling a current amount from a power line L at an AD converting unit 2.例文帳に追加

クロック発生器８は、送電線Ｌからの電流量をＡＤ変換部２でサンプリングするためのサンプリングパルスＳ_2の基準となるクロックＳ_1を生成する。 - 特許庁

To provide a sampling conversion device capable of sampling-converting input data and outputting the resulting data, so as to be in synchronism with the clock that has a frequency different from that of an input clock, and reducing the error of output sample data.例文帳に追加

入力クロックと異なる周波数のクロックに同期するように、入力データをサンプリング変換して出力できるとともに、出力サンプルデータの誤差を低減できるサンプリング速度変換装置を提供する。 - 特許庁

In the case of generating a sampling clock of an analog/digital (A/D) converter 5 for digitizing a reproducing signal from the optical disk medium 1, an over sampling clock 12 generated by the PLL 100 is used.例文帳に追加

光ディスク媒体１の再生信号をデジタル化するアナログ・デジタルコンバータ５のサンプリングクロックを生成する際、ＰＬＬ１００により発生したオーバーサンプリングクロック１２を使用する。 - 特許庁

The drive circuit or the detection circuit includes a sampling point adjustment circuit which adjusts the phase of a clock for use in sampling of the discrete-time filter and adjusts a sampling point in the discrete-time filter.例文帳に追加

駆動回路又は検出回路は、離散時間型フィルタのサンプリング用のクロックの位相を調整し、離散時間型フィルタでのサンプリング点を調整するサンプリング点調整回路を含む。 - 特許庁

A data sampler 1221 outputs sampling data generated by sampling input data with the sampling clock to an edge detector 1222.例文帳に追加

データサンプリング部１２２１は、サンプリングクロックによって入力されたデータをサンプリングしたサンプリングデータをエッジ検出部１２２２に出力する。 - 特許庁

Here, the means of generating the sampling signal generates the sampling signal so that sampling is performed in timing of every half cycle of the first clock.例文帳に追加

ここで、サンプリング信号を生成する手段は、第１クロックの半周期ごとのタイミングにサンプリングが行われるように、サンプリング信号を生成する。 - 特許庁

When using the system clock SCK transmitted from the video signal input processing circuit 10 as a sampling clock of the external ADC 11, phases of an input clock inputted from the external ADC 11 and the system clock SCK are compared, and the phase of the system clock SCK to be transmitted as the sampling clock is controlled.例文帳に追加

外部ＡＤＣ１１のサンプリングクロックとして映像信号入力処理回路１０から伝送したシステムクロックＳＣＫを使用する場合に、外部ＡＤＣ１１から入力する入力クロックとシステムクロックＳＣＫの位相を比較して前記サンプリングクロックとして伝送すべきシステムクロックＳＣＫの位相を制御する。 - 特許庁

To provide a delay quantity adjustment system and a delay quantity adjusting method for sampling clock of a video signal, which can maintain the number of steps of the phase adjustment of the sampling lock at a fixed level whatever the frequency the sampling clock may be.例文帳に追加

本発明は、サンプリングクロックがどのような周波数でもサンプリングクロックの位相調整のステップ数を一定に保つことができる映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体を提供することを課題とする。 - 特許庁

A data sampling part 130 samples the high-speed serial signal received by a receiver 110 on the basis of a sampling clock generated by a sampling clock generation part 120, and a characteristic detection part 140 detects the characteristic of the receiver 110 on the basis of the obtained data.例文帳に追加

レシーバ１１０が受信した高速シリアル信号を、データサンプリング部１３０が、サンプリングクロック生成部１２０の生成するサンプリングクロックに基づいてサンプリングし、得られたデータに基づいて、特性検出部１４０がレシーバ１１０の特性を検出する。 - 特許庁

Consequently, when the error at the end of the former half of the training period is larger, a sampling clock is outputted to an AD converter 101 as it is and when not, the sampling clock is delayed by a 1/2 sampling cycle through a delay unit 131 and outputted to the AD converter 101.例文帳に追加

これにより、トレーニング期間の前半終了時の誤差が大きい場合、サンプリングクロックをそのままＡＤ変換器１０１に出力し、それ以外の場合、サンプリングクロックを遅延器１３１に通して１／２サンプリング周期だけ遅延させてＡＤ変換器１０１に出力する。 - 特許庁

To provide an externally synchronized sampling apparatus and an externally synchronized sampling method for suppressing attenuation of an external synchronizing clock signal, so as to be capable of preventing intrusion of noise during synchronization processing in the case of sampling a circuit in a measurement instrument at an external synchronizing clock.例文帳に追加

外部同期クロックによって、計測機器内の被サンプリング回路をサンプリングする際に外部同期クロック信号の減衰を抑え、同期処理中のノイズの混入を防止可能な外部同期サンプリング装置及び外部同期サンプリング方法を得る。 - 特許庁

In this sampling digitizer equipped with a sampling head 11, a clock generation part 12, a waveform digitizer 13, and a timing control circuit 15, a comparator 21 is installed on the output side of the sampling head, and sampling data are supplied to one input terminal of the comparator.例文帳に追加

サンプリングヘッド１１と、クロック発生部１２と、波形デジタイザ１３と、タイミング制御回路１５とを具備するサンプリングデジタイザにおいて、サンプリングヘッドの出力側にコンパレータ２１を設け、サンプリングデータをコンパレータの一方の入力端子に供給する。 - 特許庁

The method includes re-sampling luminance and chrominance data in a re-sampling module to convert the luminance and chrominance data in a 27 MHz clock domain to be in an input clock domain other than 27 MHz of an input clock of the video-capturing device.例文帳に追加

方法はリサンプリング・モジュールで輝度データおよび色差データをリサンプルし、２７ＭＨｚクロック領域における輝度データおよび色差データをビデオ取り込み装置の入力クロックの２７ＭＨｚ以外の領域にあるように変換することを含む。 - 特許庁

To provide a clock asynchronous switching device capable of preventing the generation of hazard noise in the case of a system switching even when a sampling clock sampling the clock field is not synchronized in an ACTIVE system and a STANDBY system.例文帳に追加

クロックフィールドをサンプリングするサンプリングクロックがＡＣＴＩＶＥ系とＳＴＡＮＤＢＹ系とで同期が取れていない場合でも、系切替時におけるハザードノイズの発生を防止することが可能なクロック非同期切替装置の提供。 - 特許庁

This device generates a sampling clock of a small fraction of cycle of the symbol clock of the modulation signal received by radio, samples prescribed bit data from the modulation signal with the sampling clock cycle and establishes frame synchronization in accordance with the bit data.例文帳に追加

無線受信する変調信号のシンボルクロックの数分の一の周期のサンプリングクロックを生成し、このサンプリングクロックの周期で変調信号から所定のビットデータをサンプリングし、このビットデータに対応してフレーム同期を確立する。 - 特許庁

To optimize a phase of a clock by automatically generating a sampling clock of a cycle matching with pixel intervals of a video signal composed of the pixels in a sampling clock control circuit used for a video display device.例文帳に追加

映像表示装置に使用されるサンプリングクロック制御回路において、画素により構成された映像信号の画素間隔に一致した周期のサンプリングクロックを自動的に発生させ、クロックの位相を最適にすることを目的とする。 - 特許庁

A pulse width detecting means 2 takes in a clock signal CLK from the CR oscillator 1, generates a high-level width sampling signal HCK of the clock signal CLK and a low-level width sample signal LCK with a high- frequency sampling clock SCLK.例文帳に追加

パルス幅検出手段２は、ＣＲ発振器１からクロック信号ＣＬＫを取り込み，高い周波数のサンプリングクロックＳＣＬＫでクロック信号ＣＬＫのハイレベル幅のサンプリング信号ＨＣＫとローレベル幅のサンプリング信号ＬＣＫを生成する。 - 特許庁

The receiving side of transmission of the differential signals is provided with a skew control circuit for outputting a sampling clock signal based on a reproduced clock signal, and the data signal D is sampled at a stable point by the sampling clock signal output from the skew control circuit.例文帳に追加

また、差動信号の伝送における受信側に、再生したクロック信号に基づいてサンプリングクロック信号を出力するスキュー制御回路を設け、スキュー制御回路からのサンプリングクロック信号によりデータ信号の安定したポイントでサンプリングすること。 - 特許庁

Sample-and-hold circuits 14 and 15 generate a signal by sampling and holding the voltage signals using the first clock signal (CLK) and a signal by sampling and holding the voltage signals using the second clock signal having a phase difference against the first clock.例文帳に追加

そして、サンプルホールド回路１４、１５により、この電圧信号を第１のクロック信号（ＣＬＫ）を用いてサンプル＆ホールドした信号と、第１のクロック信号に対して位相差を持たせた第２のクロック信号を用いてサンプル＆ホールドした信号を生成する。 - 特許庁

Then, the output signal of the re-sampling part 220 is subjected to phase comparison with a preliminarily held reference signal, and the clock frequencies of a sampling clock generator 120 are controlled, so that frequency errors and phase errors is eliminated, based on the result of the phase comparison by a clock phase error detecting part 230.例文帳に追加

そして、クロック位相誤差検出部２３０により、リサンプリング部２２０の出力信号と予め保持した基準信号とを位相比較し、この位相比較結果に基づき周波数誤差及び位相誤差がなくなるようにサンプリングクロック発生器１２０のクロック周波数を制御する。 - 特許庁

The clock system for an optical fiber gyroscope includes the clock highly tunable for bias modulation, and the separate asynchronous high-speed clock for sampling a photodetector.例文帳に追加

光ファイバ・ジャイロスコープのためのクロック・システムは、バイアス変調用の高度にチューン可能なクロックと、光検出器のサンプリング用の別個の非同期の高速クロックとを含む。 - 特許庁

A selection circuit 2030 selects a clock with a phase different from that of the sampling clock and supplies the selected clock to the adder 2052, the register 2053 and the decoder 2054.例文帳に追加

選択回路２０３０は、加算器２０５２、レジスタ２０５３およびデコーダ２０５４に、サンプリング・クロックとは異なる位相のクロックを選択して供給する。 - 特許庁

Between which edges among polyphase clock edges an edge of data (data in the HS mode of the USB 2.0) exists is detected and a selected clock on the basis of edge detection information is used for a sampling clock.例文帳に追加

多相クロックのエッジの中のいずれのエッジ間にデータ（ＵＳＢ２．０のＨＳモードのデータ）のエッジがあるかを検出し、エッジ検出情報に基づき選択したクロックをサンプリングクロックにする。 - 特許庁

Prior to execution of configuration for a functioning section 804, a control section 801 lets a clock from a clock output section 802 be supplied as a sampling clock to an SerDes input/output evaluation section 805.例文帳に追加

制御部８０１は、機能部８０４に対するコンフィグレーションが実行される前に、クロック出力部８０２からのクロックをサンプリングクロックとしてSerDes入出力評価部８０５へ供給させる。 - 特許庁

A clock phase control part 14a successively supplies a plurality of clock signals whose frequency is the same as that of the signal output of a GCA circuit 5, and whose phases are different from those of the signal output to an AD converter 6 as a sampling clock.例文帳に追加

クロック位相制御部１４ａはＧＣＡ回路５の信号出力と周期が同一であり、かつ、位相が異なる複数のクロック信号を、ＡＤコンバータ６にサンプリングクロックとして順次供給する。 - 特許庁

An ESR signal corresponding to a frequency dividing ratio (multiplying ratio) is acquired with respect to one magnetic field sweep clock, by changing the frequency dividing ratio (multiplying ratio) of a magnetic field sweep clock and a sampling clock so as to integrate the ESR signal.例文帳に追加

磁場掃引クロックとサンプリング・クロックの分周比（逓倍比）を変えることにより、１つの磁場掃引クロックに対して分周比分（逓倍比分）のＥＳＲ信号を取得して、ＥＳＲ信号を積算するようにした。 - 特許庁

A CDR circuit 1 is equipped with a phase comparator 11, a CRF (Clock Recover Filter) circuit 12, a register & counter 13, a phase interpolator 14 (PI: Phase Interpolator), a clock selector 15, and a sampling circuit 16.例文帳に追加

CDR回路１は、位相比較器１１と、CRF（Clock Recover Filter）回路１２と、レジスタ＆カウンタ１３と、位相調整器１４（PI：Phase Interpolator）と、クロック選択器１５と、サンプリング回路１６とを有する。 - 特許庁

The display adjustment method includes: a step of displaying an image signal for adjustment sampled by a sampling clock, on each pixel of a display screen; a step of adjusting a phase of the sampling clock so that display colors displayed on respective pixels by the image signal for adjustment are of the same color; and a step of shifting the adjusted phase of the sampling clock by 180°.例文帳に追加

サンプリングクロックによってサンプリングした調整用の映像信号を表示画面の各画素に表示する工程と、前記調整用の映像信号によって前記各画素に表示される表示色が全て同一色となるように、前記サンプリングクロックの位相を調整する工程と、前記調整したサンプリングクロックの位相を１８０°シフトさせる工程と、を含む表示調整方法とする。 - 特許庁

A period measurement section 1 measures a period of a transmission LR clock LRs via a fast sampling clock fsr synchronized with a reception LR clock LRr and having a predetermined frequency higher than the frequency of the reception LR clock LRr.例文帳に追加

周期測定部１は、受信ＬＲクロックＬＲｒに同期しかつ受信ＬＲクロックＬＲｒの周波数より高い所定の周波数を有する高速サンプリングクロックｆｓｒを用いて、送信ＬＲクロックＬＲｓの周期を測定する。 - 特許庁

This waveform shaping circuit includes a feedback clock sampling circuit 14 which compares the phase of a reference clock CLKS with the phase of an output signal (feedback clock CLKR) and decides whether the leading edge (a) of the clock CLKS.例文帳に追加

波形整形回路は、基準クロックCLK_Sの位相と出力信号（帰還クロックCLK_R）の位相とを比較し、基準クロックCLK_Sの立上がりエッジａを、帰還クロックCLK_Rの立上がりエッジｂ及び立下がりエッジｄのいずれに合わせ込むかを判定する帰還クロックサンプリング回路１４を有している。 - 特許庁

To detect abnormality of a word clock to generate an alarm with a simple configuration in a musical sound synthesizer such as a sound source board which operates synchronously with a word clock supplied from outside in every sampling cycle according to a system clock independent of the word clock.例文帳に追加

外部からサンプリング周期毎に供給されるワードクロックに同期し、該ワードクロックから独立したシステムクロックに基づいて動作する音源ボード等の楽音合成装置において、簡易な構成でワードクロックの異常を検出し、警告等を行う。 - 特許庁

A reset control circuit 201 outputs a reset signal to a frequency dividing clock generating circuit 103, so as to allow the rising timing of the clock to be an operation clock in a demodulating circuit 104 not to coincide with the falling timing of the sampling clock in the A/D converting circuit 101.例文帳に追加

また、復調回路１０４における動作クロックとなるクロックの立ち上がりのタイミングがＡ／Ｄ変換回路１０１のサンプリングクロックの立ち下がりのタイミングに一致しないように、リセット制御回路２０１が分周クロック生成回路１０３にリセット信号を出力する。 - 特許庁

This baseband signal receiving circuit is provided with a sampling means, which samples the baseband signals in a given clock phase of N kinds of clock phases having frequencies which are N (an integer of 2 or larger) times as high as the symbol transmitting speed of the baseband signals and a sample clock extracting circuit which obtains the information on sampling clock phases.例文帳に追加

本発明のベースバンド信号受信回路は、ベースバンド信号のシンボル送信速度のＮ（２以上の整数）倍の周波数を有するＮ種類のクロック位相のうち、与えられたクロック位相でベースバンド信号をサンプリングするサンプリング手段と、サンプリングクロック位相の情報を得るサンプルクロック抽出回路とを備える。 - 特許庁

The high transmission rate interface includes: a clock detection circuit adapted for receiving a data stream and detecting a specific data format in the data stream so as to extract clock information from the data stream; and a data extraction circuit coupled to the clock detection circuit and adapted for sampling the data stream according to the clock information and extracting an image data according to sampling results.例文帳に追加

高伝送速度インターフェースは、データストリームを受信し、データストリームからクロック情報を抽出するためにデータストリームにおける特定データ形式を検出するよう適応されるクロック検出回路と、クロック検出回路に結合され、クロック情報に応じてデータストリームをサンプリングし、サンプリング結果に応じて画像データを抽出するよう適応されるデータ抽出回路を含む。 - 特許庁

The circuit for measuring an eye size generates first sampled data by applying first sampling to received data with recovered clock signals recovered from the received data by a clock data recovery circuit (CDR) and generates second sampled data by applying second sampling to the received data with shifted clock signals, resulting from shifting the recovered clock signals recovered from the received data within a prescribed phase range.例文帳に追加

アイサイズ測定回路は、クロックデータ復元回路（ＣＤＲ）によって受信データから復元されたクロック信号で受信データを第１サンプリングして、第１サンプルデータを生成し、復元されたクロック信号を所定位相範囲内でシフトさせたシフトクロックで受信データを第２サンプリングして第２サンプルデータを生成する。 - 特許庁

The input data signal is sampled in a sampling clock rate by a glitch detector to generate a sequence of input data samples.例文帳に追加

入力データ信号は、このサンプリングクロックレートでグリッチフィルタでサンプリングされて、入力データサンプルのシーケンスが生成される。 - 特許庁

A symbol timing reproduction/segment sync reproduction circuit network supplies a sampling clock which is properly synchronized to the AD converter 19.例文帳に追加

シンボルタイミング再生及びセグメントシンク再生回路網は適切に同期したサンプリングクロックをAD変換器に供給する。 - 特許庁

The sampling circuit 4 samples a demodulated waveform, in accordance with the clock signal added by this manner.例文帳に追加

サンプリング回路４は、このようにして加算されたクロック信号に従って復調波形のサンプリングを行う。 - 特許庁

A/D converters 1, 2 convert analog signals to digital signals according to the sampling clocks from a clock generator unit 8.例文帳に追加

Ａ／Ｄ変換器１，２は、クロック発生装置８からのサンプリングクロックに基づいてアナログ信号をデジタル信号に変換する。 - 特許庁