「sampling clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An A/D converter 11 samples reproducing signals from the header and rewritable areas by the sampling clock of a fixed frequency provided from a clock synthesizer.例文帳に追加

Ａ／Ｄコンバータ１１はクロックシンセサイザから提供される一定周波数のサンプリングクロックで、ヘッダ領域及びリライタブル領域の再生信号をサンプルする。 - 特許庁

The sampling frequency converting apparatus 30 produces data DA2 synchronized to a clock signal LRCKb from data DA1 to be sequentially supplied by synchronizing to a clock signal LRCKa.例文帳に追加

サンプリング周波数変換装置３０は、クロック信号LRCKaに同期して順次に供給されるデータＤＡ1からクロック信号LRCKbに同期したデータＤＡ2を生成する。 - 特許庁

A clock output part 20 of the clock generation circuit detects a sampling frequency form a digital input signal and generates a rectangular wave signal with the frequency.例文帳に追加

クロック生成回路のクロック出力部２０は、デジタル入力信号からサンプリング周波数を検出し、その周波数を有する矩形波信号を生成する。 - 特許庁

A clock data recovery circuit 5 generates a sampling clock signal of an optimum phase, corresponding to the output signal 7 of the converter 4, and supplies it to the converter 4.例文帳に追加

クロックデータリカバリ回路５は、変換器４の出力信号７に応じた最適な位相のサンプリングクロック信号を生成して変換器４に供給する。 - 特許庁

A sampling rate converter 4 converts audio data Da synchronized with a transmission LR clock LRs to audio data Dac synchronized with a transmission LR clock LRsA.例文帳に追加

サンプリングレートコンバータ４は、送信ＬＲクロックＬＲｓに同期したオーディオデータＤａを送信ＬＲクロックＬＲｓＡに同期したオーディオデータＤａｃに変換する。 - 特許庁

As a frequency divider, a baud rate generator 1 frequency-divides a predetermined reference clock RCLK to produce a baud rate clock BCLK for sampling data.例文帳に追加

分周器としてのボーレート発生器１は、所定の基準クロックＲＣＬＫを分周することにより、データをサンプリングするボーレートクロックＢＣＬＫを生成する。 - 特許庁

The A/D converting circuit 101 performs the A/D conversion by adopting a clock signal to be inputted to the semiconductor integrated circuit 200 as a sampling clock.例文帳に追加

半導体集積回路２００に入力されるクロック信号をサンプリングクロックとしてＡ／Ｄ変換回路１０１においてＡ／Ｄ変換を行う。 - 特許庁

To minimize errors occurring in switching from an active system to a standby system, due to the error of a sampling clock in phase synchronization, using a reference clock.例文帳に追加

基準クロックに対する位相同期を行う際にサンプリングクロックの誤差に起因して、現用系から予備系への切替時に生じる誤差を最小にする。 - 特許庁

The A/D converter generates an internal clock having a sampling frequency of eight times symbol rate by control of a clock control unit in the synchronization capturing mode.例文帳に追加

Ａ／Ｄ変換器は、同期捕捉モードにおいて、クロック制御部の制御によりシンボルレートの８倍のサンプリング周波数の内部クロックを生成する。 - 特許庁

To provide a phase information detection circuit that can obtain phase information with high accuracy from a sampled clock roughly sampled by a reference clock and to provide a system that can recover the sampling clock phase-locked to the reference clock with high accuracy.例文帳に追加

基準クロックで粗く標本化された標本化クロックの標本値から高精度の位相情報を得る位相情報検出回路および高精度に位相同期した標本化クロックを再生するシステムを提供する。 - 特許庁

An input part of a clocked inverter (CIV) for sampling an input signal (IN), then activating the input signal and performing level conversion is provided with a MOS (metal oxide semiconductor) capacitor of receiving a clock signal (CLK) complementary to a sampling clock signal (/CLK).例文帳に追加

入力信号（ＩＮ）をサンプリングした後活性化されて、レベル変換を行なうクロックドインバータ（ＣＩＶ）の入力部に、サンプリングクロック信号（／ＣＬＫ）と相補なクロック信号（ＣＬＫ）を受けるＭＯＳキャパシタを設ける。 - 特許庁

The converted data being the output of the memory 2 are D/A-converted by a D/A converter 3 at the same sampling clock as the sampling clock of the DDSIC 1, so that an arbitrary frequency waveform output can be obtained.例文帳に追加

メモリ２の出力である変換データをＤＤＳＩＣ１のサンプリングクロックと同一のサンプリングクロックにてＤ／Ａ変換器３によりＤ／Ａ変換することにより、任意の周期波形出力が得られる。 - 特許庁

A variable cyclic pulse signal and a sampling clock are input to a counter means 32 in an adaptive signal processor 30, and an input cycle is counted by a sampling clock to input a count value to a timing generation means 34.例文帳に追加

可変周期パルス信号とサンプリングクロックが適応信号処理３０内のカウンタ手段３２に入力され、入力周期がサンプリングクロックでカウントされてカウント値がタイミング発生手段３４に入力される。 - 特許庁

The sampling clock frequency used in the discrete Fourier transform is represented by fOSC×l/m under the above conditions, the waveform analysis can be performed precisely at a sampling clock frequency which is lower than that in the past.例文帳に追加

離散フーリエ変換で使用されるサンプリングクロック周波数は、上記条件のもとではｆ_osc×ｌ／ｍで表されるので、従来よりも低いサンプリングクロック周波数で波形の解析を正確に行うことができる。 - 特許庁

To provide a sampling conversion device capable of sampling-converting input data and outputting the resulting data, so as to be in synchronism with the clock that has a frequency different from that of an input clock, and reducing the error of output sample data.例文帳に追加

入力クロックと異なる周波数のクロックに同期するように、入力データをサンプリング変換して出力できるとともに、出力サンプルデータの誤差を低減できるサンプリング速度変換装置を提供する。 - 特許庁

Sample-and-hold circuits 14 and 15 generate a signal by sampling and holding the voltage signals using the first clock signal (CLK) and a signal by sampling and holding the voltage signals using the second clock signal having a phase difference against the first clock.例文帳に追加

そして、サンプルホールド回路１４、１５により、この電圧信号を第１のクロック信号（ＣＬＫ）を用いてサンプル＆ホールドした信号と、第１のクロック信号に対して位相差を持たせた第２のクロック信号を用いてサンプル＆ホールドした信号を生成する。 - 特許庁

The receiving side of transmission of the differential signals is provided with a skew control circuit for outputting a sampling clock signal based on a reproduced clock signal, and the data signal D is sampled at a stable point by the sampling clock signal output from the skew control circuit.例文帳に追加

また、差動信号の伝送における受信側に、再生したクロック信号に基づいてサンプリングクロック信号を出力するスキュー制御回路を設け、スキュー制御回路からのサンプリングクロック信号によりデータ信号の安定したポイントでサンプリングすること。 - 特許庁

The circuit for measuring an eye size generates first sampled data by applying first sampling to received data with recovered clock signals recovered from the received data by a clock data recovery circuit (CDR) and generates second sampled data by applying second sampling to the received data with shifted clock signals, resulting from shifting the recovered clock signals recovered from the received data within a prescribed phase range.例文帳に追加

アイサイズ測定回路は、クロックデータ復元回路（ＣＤＲ）によって受信データから復元されたクロック信号で受信データを第１サンプリングして、第１サンプルデータを生成し、復元されたクロック信号を所定位相範囲内でシフトさせたシフトクロックで受信データを第２サンプリングして第２サンプルデータを生成する。 - 特許庁

This baseband signal receiving circuit is provided with a sampling means, which samples the baseband signals in a given clock phase of N kinds of clock phases having frequencies which are N (an integer of 2 or larger) times as high as the symbol transmitting speed of the baseband signals and a sample clock extracting circuit which obtains the information on sampling clock phases.例文帳に追加

本発明のベースバンド信号受信回路は、ベースバンド信号のシンボル送信速度のＮ（２以上の整数）倍の周波数を有するＮ種類のクロック位相のうち、与えられたクロック位相でベースバンド信号をサンプリングするサンプリング手段と、サンプリングクロック位相の情報を得るサンプルクロック抽出回路とを備える。 - 特許庁

Prior to execution of configuration for a functioning section 804, a control section 801 lets a clock from a clock output section 802 be supplied as a sampling clock to an SerDes input/output evaluation section 805.例文帳に追加

制御部８０１は、機能部８０４に対するコンフィグレーションが実行される前に、クロック出力部８０２からのクロックをサンプリングクロックとしてSerDes入出力評価部８０５へ供給させる。 - 特許庁

Between which edges among polyphase clock edges an edge of data (data in the HS mode of the USB 2.0) exists is detected and a selected clock on the basis of edge detection information is used for a sampling clock.例文帳に追加

多相クロックのエッジの中のいずれのエッジ間にデータ（ＵＳＢ２．０のＨＳモードのデータ）のエッジがあるかを検出し、エッジ検出情報に基づき選択したクロックをサンプリングクロックにする。 - 特許庁

Consequently, when the error at the end of the former half of the training period is larger, a sampling clock is outputted to an AD converter 101 as it is and when not, the sampling clock is delayed by a 1/2 sampling cycle through a delay unit 131 and outputted to the AD converter 101.例文帳に追加

これにより、トレーニング期間の前半終了時の誤差が大きい場合、サンプリングクロックをそのままＡＤ変換器１０１に出力し、それ以外の場合、サンプリングクロックを遅延器１３１に通して１／２サンプリング周期だけ遅延させてＡＤ変換器１０１に出力する。 - 特許庁

A frequency ratio detector 1 detects a ratio J of a frequency of an input clock signal fsin corresponding to a sampling rate of an input signal to a frequency of an output clock signal fso corresponding to a sampling rate of an output signal and gives the frequency ratio J to a digital trifler 2, a selector 3 and a sampling rate conversion section (fs conversion section) 4.例文帳に追加

周波数比検出器１が入力信号のサンプリングレートに対応した入力クロック信号fsinと出力信号のサンプリングレートに対応した出力クロック信号fsoの周波数比Ｊを検出し、デジタルフィルタ２、セレクタ３、サンプリングレート変換部（ｆｓ変換部）４へ送出する。 - 特許庁

The sampling synchronization pulse output unit counts each sampling time as the number of pulses of the crystal oscillator with the rising point of the GPS clock as a start point, and when the number of pulses is attained, outputs a sampling synchronization pulse.例文帳に追加

サンプリング同期パルス出力部は、ＧＰＳクロックの立ち上がり点を開始点としてそれぞれのサンプリングタイムを水晶発振器のパルス数としてカウントし、そのパルス数に到達すると、サンプリング同期パルスを出力する。 - 特許庁

To provide a sampling clock generation circuit that has an aperture delay calibration function of reducing an aperture delay.例文帳に追加

アパーチャディレイをより小さくするアパーチャディレイ調整機能を有するサンプリングクロック生成回路を提供する。 - 特許庁

A broad band, use of many frequencies are attained by using a time-varying frequency for a sampling clock.例文帳に追加

サンプリング・クロックに対して時変周波数を使用することによって、ブロードバンド、多周波の使用が達成される。 - 特許庁

To provide a method and a device that eliminates the need of an over-sampling clock used to decode data and timing information.例文帳に追加

データ及びタイミング情報を復元するオーバサンプリング・クロックの不要な方法及び装置を提供すること。 - 特許庁

Corresponding to the reference clock, a sampling device 5 fetches and preserves the date/control signal on the data/control line 41.例文帳に追加

サンプリング装置５は、基準クロックによりデータ／制御線４１上のデータ・制御信号を取り込み保存する。 - 特許庁

The encoding part outputs a digital value corresponding to a running position of the pulse in accordance with an inputted sampling clock.例文帳に追加

符号化部は、入力されるサンプリングクロックに従って、パルスの走行位置に応じたデジタル値を出力する。 - 特許庁

Such a phase as to maximize the cumulative value S(n) is selected as a phase of the sampling clock to be given to the ADC.例文帳に追加

累積値Ｓ(ｎ)を最大にする位相が、ＡＤＣに与えるべきサンプリングクロックの位相として選択される。 - 特許庁

The processing consists of measurement of an edge position of a computer form signal related to the sampling clock using an analog lamp.例文帳に追加

処理は、アナログランプを用いた標本化クロックに関するコンピュータ形式の信号のエッジ位置の測定よりなる。 - 特許庁

To more precisely perform abnormal detecting processing and servo control processing with a simple structure by performing the generation of a reference signal and the generation of a sampling start signal on the basis of the same clock.例文帳に追加

レゾルバ出力のサンプリングを精度向上させ、またサーボ制御ループの応答性を確保する。 - 特許庁

A counter part 102 counts a running position of a pulse in accordance with the inputted sampling clock to output a count value.例文帳に追加

カウンタ部102は、入力されるサンプリングクロックに従ってパルスの走行位置をカウントし、カウント値を出力する。 - 特許庁

The processing section 4 operates on the clock meeting the converted sampling frequency and performs the encoding processing for error correction.例文帳に追加

処理部４は、変換されたサンプリング周波数に応じたクロックで動作し、エラー訂正用の符号化処理を行う。 - 特許庁

An A/D converter 2 samples the compound color video signal 30 based on the sampling clock 44 to be digitalized.例文帳に追加

A/D変換部２では、このサンプリングクロック44に基づいて複合カラー映像信号30を標本化しディジタル化する。 - 特許庁

To improve accuracy of a distance measuring apparatus without increasing sampling clock frequency by a relatively easy method.例文帳に追加

比較的簡単な方法により、サンプリングクロック周波数を上げることなく、測距装置の精度を向上させる。 - 特許庁

The decision circuit 25 samples the input signal 23 at predetermined intervals in response to a sampling clock signal 27.例文帳に追加

決定回路２５は、サンプリング・クロック信号２７に応じて所定の間隔で入力信号２３をサンプリングする。 - 特許庁

To provide a packet transfer device for generating a reproducing sampling clock by receiving a packet containing event sequence data.例文帳に追加

イベントシーケンスデータを含むパケットを受信し、再生サンプリングクロックを生成するパケット転送装置を提供する。 - 特許庁

The sampling section 3 samples an externally received analog video signal with a timing specified by the clock signal.例文帳に追加

サンプリング部３は、外部から受けたアナログ映像信号をクロック信号により規定されるタイミングでサンプリングする。 - 特許庁

To provide a sampling digitizer capable of making the timing of a clock signal coincide with a jitter measuring point in a short time.例文帳に追加

短時間でクロック信号のタイミングをジッタ測定点に合致させることができるサンプリングデジタイザを提供する。 - 特許庁

To obtain a modulator for a A/D converter of a ΔΣ system that sets a frequency of a sampling clock high.例文帳に追加

サンプリングクロックの周波数を高く設定できるようなΔΣ方式のＡ／Ｄ変換器用の変調器を得る。 - 特許庁

The sampling clock is generated by a phase locked loop or PLL 5 integrally multiplying an given frequency.例文帳に追加

与えられた周波数を整数倍する位相同期ループ又はＰＬＬ（５）によって標本化クロック発生される。 - 特許庁

A phase determining part 60 in a signal processing circuit 1 makes a clock generator 20 generate sampling clocks C0 to Cn with different phases and sequentially gives the sampling clocks C0 to Cn to an analog-digital converter 10.例文帳に追加

信号処理回路1内の位相決定部60は、クロック発生器20に位相の異なるサンプリングクロックC0〜Cnを発生させてアナログ-デジタル変換器10に順次与える。 - 特許庁

The sampling clock is also supplied to a time information buffer/counter 30 of the image recorder 22, in which time information synchronized with the sampling timing is generated and attached to the JPEG image.例文帳に追加

サンプリングクロックは画像レコーダ２２の時間情報バッファ／カウンタ３０にも供給され、サンプリングタイミングに同期した時間情報が生成されてＪＰＥＧ画像に付加される。 - 特許庁

A data line drive circuit 140 generates a sampling control signal for sampling the image signals VID1-VID6 using a clock CLK and an enable signal ENB.例文帳に追加

データ線駆動回路１４０は、クロックＣＬＫ及びイネーブル信号ＥＮＢを用いて画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするためのサンプリング制御信号を発生する。 - 特許庁