「semiconductor film growth」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The manufacturing method of the group III nitride compound semiconductor light-emitting element includes a first process for forming a dielectric film on a SiC substrate or the group III nitride compound semiconductor in a pattern shape and a second process for causing the group III nitride semiconductor layer to selectively grow on the SiC substrate or the group III nitride compound semiconductor by an organic metal chemical vapor growth method, after a reactor is substituted for hydrogen atmosphere.例文帳に追加

本発明のＩＩＩ族窒化物系半化合物半導体発光素子の製造方法は、ＳｉＣ基板上またはＩＩＩ族窒化物系化合物半導体上に誘電体膜をパターン状に形成する第１工程と、リアクターを水素雰囲気に置換した後、有機金属化学的気相成長法により上記ＳｉＣ基板または上記ＩＩＩ族窒化物系化合物半導体の上にＩＩＩ族窒化物系半導体層を選択成長する第２工程を含むことを特徴とする。 - 特許庁

A typical semiconductor film comprises a substrate and a graded gallium nitride layer deposited on the substrate having a varying composition of a substantially continuous grade from an initial composition to a final composition formed from a supply of at least one precursor in a growth chamber without any interruption in the supply.例文帳に追加

典型的な半導体フィルムは、基板と、供給の中断をまったく伴なわず、成長チャンバへの少なくとも１つの先駆物質の供給によって形成された、当初組成物から最終組成物までの実質的に連続したグレードの様々な組成物を有する基板上に堆積されたグレーデッド窒化ガリウム層とを含む。 - 特許庁

In this manufacturing method of the compound semiconductor multilayer epitaxial substrate, at least one portion of the film thickness, impurity concentration, and composition of each epitaxial layer for composing the multilayer epitaxial substrate is determined by a theoretical calculation so that specific electrical characteristics can be met, and epitaxial growth is executed according to the determined values.例文帳に追加

化合物半導体多層エピタキシャル基板の製造方法において、所定の電気特性を満たすことができるように該多層エピタキシャル基板を構成する各エピタキシャル層の膜厚、不純物濃度及び組成の少なくとも一部を理論計算により決定し、その決定値に従ってエピタキシャル成長を実施する化合物半導体多層エピタキシャル基板の製造方法。 - 特許庁

To provide a compound semiconductor epitaxial growth device having a structure capable of suppressing deterioration of an epitaxial thin film by re-evaporation of decomposition extraneous matter by suppressing adhesion of foreign matter onto a substrate by allowing the structure to prevent generation of the decomposition extraneous matter in a reactor, and reducing the number of times of maintenance for removing the decomposition extraneous matter in the reactor.例文帳に追加

反応炉内に分解付着物が生成しないような構造とすることにより基板上への異物の付着を抑制し、分解付着物の再蒸発によるエピタキシャル薄膜の劣化を抑制でき、かつ反応炉内の分解付着物を取り除くためのメンテナンス回数を削減可能な構造の化合物半導体エピタキシャル成長装置を提供する。 - 特許庁

The semiconductor device has a silicon layer 201, an insulating film 202 that is formed on the silicon layer 201 and whose contact hole is opened such that part of the silicon layer 201 is exposed, a titanium silicide layer 203 of a C49 phase formed by an epitaxial growth on the silicon layer 201 in the contact hole, and a metal layer 204 formed on the titanium silicide layer 203.例文帳に追加

半導体素子は、シリコン層２０１と、シリコン層２０１上に形成され、シリコン層２０１の一部が露出されるようにコンタクトホールがオープンされた絶縁膜２０２と、コンタクトホール内のシリコン層２０１上にエピタキシャル成長で形成されたＣ４９相のチタニウムシリサイド層２０３と、チタニウムシリサイド層２０３の上に形成された金属層２０４とを備えている。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of suppressing the number of increasing manufacturing processes and manufacturing cost, and capable of reducing the power consumption of the device and enhancing an yield of the device even if an SiGe epitaxial growth film is formed in a source-drain region of a P-type FET.例文帳に追加

本発明は、たとえＰ型ＦＥＴのソース・ドレイン領域にＳｉＧｅエピ成長膜を形成したとしても、製造工程の増加の抑制および製造コストの増加の抑制を図ることができ、デバイスの低消費電力化およびデバイスの歩留り向上を図ることができる、半導体装置の製造方法を提供する。 - 特許庁

An element isolation region is formed in a boundary of the element isolation region by forming a dielectric pattern locally in a boundary of an element region and carrying out etching using the dielectric pattern as a mask, and thereafter a semiconductor film is formed in an element region adjacent to the element isolation region by selective growth using the dielectric pattern as a mask.例文帳に追加

誘電体パターンを素子領域の境界部に局所的に形成し、前記誘電体パターンをマスクにエッチングを行うことで素子分離領域を前記素子領域の境界部に形成し、その後、前記素子分離領域に隣接する素子領域に半導体膜の成膜を、前記誘電体パターンをマスクとした選択成長によりに実行する。 - 特許庁

To control generation of abnormal discharges caused by a convex and a concave of a susceptor surface, by covering the convex and the concave of the susceptor surface and prevent generation of particles by eliminating abnormal growth of reaction products generated on upper and lower electrodes, when a precoat is applied in a reactor, prior to the formation of a film on a semiconductor wafer by plasma CVD.例文帳に追加

プラズマＣＶＤにより半導体ウエハに成膜を行うに先立って、リアクター内のプリコートを実施する際、サセプター表面の凹凸を被覆することによって、この凹凸に起因する異常放電の発生を抑え、上下電極に発生していた反応生成物の異常成長を無くしてパーティクルの発生を防止する。 - 特許庁

While a semiconductor wafer is carried from a load lock chamber 6 to a reactor chamber 3, the supply of gas not contributing to film growth is cut off, by making use of the electric signal of the timing of the load lock door 7 being opening and the compressed air outputted from an air cylinder 8 for opening the load lock door 7.例文帳に追加

半導体ウェハーがロードロックチャンバー６からリアクターチャンバー３に搬送されるまでの間、ロードロックドア７が開いているタイミングの電気信号と、ロードロックドア７を開けるためエアシリンダー８から出力される圧縮エアを利用して、成膜に寄与しないガスの供給を遮断するようにした。 - 特許庁

To provide a simple-structured semiconductor crystal growth apparatus which can treat many substrates having a large diameter at the same time, can shorten the treatment time due to the sufficient heat insulation property of a reaction chamber, can attain high purity for a crystal film, and can make the variation in obtained crystals as small as possible.例文帳に追加

大口径の基板を多数同時に処理することが可能であるとともに、構造が簡単で、反応室内の断熱性も十分で処理時間の短縮化が図れ、しかも結晶膜の純度も良好で、得られた結晶のばらつきも可及的に少なくすることができる半導体結晶の成長装置を提供する。 - 特許庁

An LED array chip 2 (semiconductor light-emitting device) is equipped with a substrate 7, an LED array which consists of 35 LEDs 6 formed on the substrate 7 by crystal growth, a substrate exposure 7 which is formed around the LED array, and a phosphor film 48 overlying the substrate exposure 7 and the LED array.例文帳に追加

ＬＥＤアレイチップ２（半導体発光装置）は、基板７と、当該基板７上に結晶成長によって形成された３５個のＬＥＤ６からなるＬＥＤアレイと、当該ＬＥＤアレイを取り囲むように形成された基板露出部７と、基板露出部７と前記ＬＥＤアレイとを覆う蛍光体膜４８を備えている。 - 特許庁

The method for manufacturing semiconductor device comprises the steps of adhering a silicon wafer 10 to a supporting substrate 8 through an oxide film 20, forming a drain layer 11 by grinding the wafer 10, forming a buffer layer 12 and a high resistance layer 13 on the layer 11 by an epitaxial growth, and forming a MOS gate structure on the surface of the layer 13.例文帳に追加

シリコンウェハ１０を支持基板８と酸化膜２０を介して接着する工程と、上記シリコンウェハ１０を研削してドレイン層１１を形成する工程と、ドレイン層１１の上にバッファ層１２及び高抵抗層１３をエピタキシャル成長で形成する工程と、高抵抗層１３の表面にＭＯＳゲート構造を形成する工程とを具備する。 - 特許庁