| 例文 |
shallow structureの部分一致の例文一覧と使い方
該当件数 : 142件
SHALLOW BURIED STRUCTURE OF UNDERGROUND BURIED PIPE AND SHALLOW BURIED METHOD例文帳に追加
地中埋設管の浅埋設構造および浅埋設工法 - 特許庁
PROCESSING METHOD FOR SHALLOW TRENCH ISOLATION STRUCTURE例文帳に追加
浅いトレンチ分離構造の加工方法 - 特許庁
MANUFACTURING METHOD OF SHALLOW TRENCH SEPARATION STRUCTURE例文帳に追加
浅いトレンチ分離構造の製造方法 - 特許庁
TOUGH SHALLOW TRENCH SEPARATING STRUCTURE AND METHOD FOR FORMING SHALLOW TRENCH SEPARATING STRUCTURE例文帳に追加
頑丈なシャロー・トレンチ分離構造およびシャロー・トレンチ分離構造を形成する方法 - 特許庁
METHOD FOR MANUFACTURING SHALLOW TRENCH INSULATION STRUCTURE PART例文帳に追加
浅いトレンチ絶縁構造部を製造する方法 - 特許庁
SHALLOW TRENCH ISOLATION STRUCTURE, AND FORMATION METHOD THEREOF例文帳に追加
シャロー・トレンチ・アイソレーション構造とその形成方法 - 特許庁
SHALLOW BURYING METHOD OF UNDERGROUND STRUCTURE BY GEOTEXTILE例文帳に追加
ジオテキスタイルによる地中構造物の浅埋設工法 - 特許庁
SHALLOW BURYING CONSTRUCTION METHOD OF UNDERGROUND STRUCTURE BY GEOTEXTILE例文帳に追加
ジオテキスタイルによる地中構造物の浅埋設工法 - 特許庁
FORMING METHOD OF SHALLOW TRENCH INSULATING STRUCTURE TO SEMICONDUCTOR SUBSTRATE例文帳に追加
半導体基板に浅いトレンチ絶縁構造を形成する方法 - 特許庁
METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING SHALLOW TRENCH ISOLATION STRUCTURE例文帳に追加
シャロートレンチ分離構造を有する半導体装置の製造方法 - 特許庁
To provide a method for fabricating a shallow trench isolation structure, by which the formation of a recess at the upper corner portion of the shallow trench isolation structure can be effectively prevented by protecting the upper corner portion of the shallow trench isolation structure.例文帳に追加
浅溝分離構造の上部コーナー部を保護し、結果的に浅溝分離構造の上部コーナー部における凹部の形成を防ぐことができる浅溝分離構造の製造方法を提供する。 - 特許庁
MANUFACTURE OF SHALLOW TRENCH INSULATING STRUCTURE AND SUBSTRATE PLANARIZATION METHOD例文帳に追加
浅簿トレンチ絶縁構造の製造方法及び基板プレ—ナ化方法 - 特許庁
SHALLOW GROOVE ELEMENT SEPARATION STRUCTURE AND MANUFACTURING METHOD THEREOF例文帳に追加
浅溝素子分離構造の製造方法及び浅溝素子分離構造 - 特許庁
To provide an integrated circuit having a multi-hollow shallow trench isolation structure.例文帳に追加
マルチ窪みのシャロートレンチアイソレーションを有する集積回路を提供する。 - 特許庁
CMOS COMPATIBLE SHALLOW-TRENCH E-FUSE STRUCTURE AND MANUFACTURING METHOD THEREOF例文帳に追加
CMOS対応の浅いトレンチのeフューズ構造体及びその製造方法 - 特許庁
SEMICONDUCTOR DEVICE HAVING SHALLOW TRENCH ISOLATING STRUCTURE, AND ITS MANUFACTURING METHOD例文帳に追加
浅いトレンチ分離構造を有する半導体デバイス及びその製造方法 - 特許庁
INTEGRATED CIRCUIT HAVING SHALLOW TRENCH ISOLATION STRUCTURE AND ITS MANUFACTURING METHOD例文帳に追加
浅いトレンチアイソレーション構造を有する集積回路及びその製造方法 - 特許庁
SEMICONDUCTOR DEVICE HAVING SHALLOW TRENCH ISOLATION STRUCTURE, AND METHOD OF MANUFACTURING THE SAME例文帳に追加
浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法 - 特許庁
To provide a method for manufacturing a shallow groove element separation structure for restraining bending generated by thermal oxidation by a simple and short process without applying large stress to a silicon film, when forming the shallow groove element separation structure (STI structure) using an SOI substrate, and to provide the shallow groove element separation structure.例文帳に追加
SOI基板を用いて浅溝素子分離構造(STI構造)を形成する時、熱酸化により生じるベンディングを単純かつ短い工程で、珪素膜に大きな応力を掛けることなく抑える浅溝素子分離構造の製造方法及び浅溝素子分離構造を提供する。 - 特許庁
The shallow trench isolation structure is completed by removing the mask layer and the pad oxide layer.例文帳に追加
マスク層とパッド酸化物層を除去することにより浅溝分離構造が完成する。 - 特許庁
METHOD FOR DETERMINING ELECTRICALLY ACTIVE DOPANT DENSITY PROFILE IN ULTRA-SHALLOW JUNCTION (USJ) STRUCTURE例文帳に追加
極浅接合(USJ)構造の電気活性ドーパント密度プロファイルを判定する方法 - 特許庁
The SOI layer includes a shallow trench isolation (STI) structure formed between electric devices.例文帳に追加
SOI層は、電気デバイス間に形成された浅いトレンチ分離(STI)構造体を含む。 - 特許庁
An element including a multi-hollow shallow trench isolation structure formed on the substrate of an integrated circuit and a method for forming the isolation structure are provided.例文帳に追加
集積回路の基板上に、マルチ窪みのシャロートレンチアイソレーション構造を形成する素子および方法が提供される。 - 特許庁
ELECTRIC CORROSION PREVENTION STRUCTURE WITH SHALLOW- BOTTOMED VESSEL SHAPE FOR ELECTRICALLY PREVENTING CORROSION OF REINFORCING BAR IN REINFORCED CONCRETE AND METHOD OF FITTING THE STRUCTURE例文帳に追加
鉄筋コンクリートにおける鉄筋を電気防食するための底浅容器状電気防食構造体およびその取付け方法 - 特許庁
To provide a shallow trench separating structure that a dielectric material is located in voids of a material filled in the trench, and a method for forming its shallow trench separating structure concerning a semiconductor substrate.例文帳に追加
半導体基板において、トレンチを充てんしている材料のボイド中に誘電体材料が配設されたシャロー・トレンチ分離構造およびそのシャロー・トレンチ分離構造を形成する方法を提供すること。 - 特許庁
To prevent deterioration in overcurrent protecting power even in the case where a shallow trench isolation(STI) structure is used as a field isolation structure.例文帳に追加
フィールド分離構造としてシャロートレンチアイソレーション(STI)構造を適用した場合においても、過電流保護能力が低下しないようにする。 - 特許庁
An SONOS structure cell is formed by providing a bit-line diffusion layer in shallow trenches in which a conductive film is embedded.例文帳に追加
導電体膜が埋め込まれたシャロートレンチ溝内にビットライン拡散層を設けてSONOS構造セルとする。 - 特許庁
To obtain stable electric characteristics of a semiconductor device having an element separation region with a shallow trench separation structure.例文帳に追加
シャロウトレンチ分離構造の素子分離領域を有する半導体装置において、安定した電気的特性を得る。 - 特許庁
The liquefaction preventing structure 1 is constructed by driving shallow drains 7 that reach a shallow depth 6 in sand layer ground 2 at suitable intervals between deep drains 5 which are driven in the sand layer ground 2 at suitable intervals.例文帳に追加
液状化防止構造1は、砂層地盤2に適宜間隔ごとに打設された深部ドレーン5間に浅部6に位置する浅部ドレーン7が適宜間隔ごとに打設されたことである。 - 特許庁
To provide a shallow trench isolation structure excelling in an insulation characteristic; and a simple and inexpensive method for forming the same.例文帳に追加
絶縁特性に優れたシャロー・トレンチ・アイソレーション構造とそれを形成するための簡便かつ低コストな方法の提供。 - 特許庁
To improve reliability in a semiconductor device having a field effect transistor of a source and drain structure of a shallow junction.例文帳に追加
浅接合のソースおよびドレイン構造の電界効果トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁
The P-type collector layer 10 is set shallow, with a low dose amount for realizing the so-called 'low injection emitter structure'.例文帳に追加
P型コレクタ層10は、いわゆる低注入エミッタ構造を実現するために、低ドーズ量で、かつ、浅く設定される。 - 特許庁
In another preferred embodiment, there are deposited a shallow trench isolation (STI) structure, a sidewall spacer and a gate passivation layer.例文帳に追加
他の実施形態において、シャロートレンチ分離(STI)構造、側壁スペーサーおよびゲート不動態化層が堆積される。 - 特許庁
Each trench structure contains conductive materials 70 and 72 in a space between oxide side walls 58, 60, 62 and 64, shallow P+ regions 66 and 68 on the trench bottom part and a trench peak part and the shallow P+ regions.例文帳に追加
各トレンチ構造は、酸化側壁(58,60,62,64)、トレンチ底部の浅いP^+領域(66,68)、およびトレンチの頂部とその浅いP^+領域との間に導電性材料(70,72)を含む。 - 特許庁
To provide an optical three-dimensional structure measuring device which easily identifies continuity of layer regions on the basis of structure information of a measurement object having a layer structure and credibly extracts structure information of a deep and obscure layer region on the basis of a structure located in a shallow layer region.例文帳に追加
層構造を有する測定対象の構造情報から層領域の連続性が容易に識別でき、また浅い層領域にある構造物により深部の不明瞭化した層領域の構造情報を確実に抽出する。 - 特許庁
The shallow recess type element isolation structure for isolating the bipolar transistor 12 consists of a first shallow element isolation recess 20a demarcating a collector well 22 which constitutes the collector of the bipolar transistor 12 and a second shallow element isolation recess 20b formed outside and away from the first element isolation recess 20a.例文帳に追加
バイポーラトランジスタを素子分離する浅溝型素子分離構造が、バイポーラトランジスタのコレクタを構成するコレクタ・ウエル22の領域を区画する第1の浅溝の素子分離溝20aと、第1の素子分離溝の外側に離隔して設けられた第2の浅溝の素子分離溝20bとを有する。 - 特許庁
Adjacent shallow-curved lens structure may be continuous or contiguous, or separated by a constant or variable spacing.例文帳に追加
隣り合う軽湾曲レンズ構造は連続または無間隙とするか、あるいは一定または可変の間隔で隔てることができる。 - 特許庁
In the method for forming the shallow trench separating structure 84, those voids are formed in a wet cleaning process after forming the dielectric material 56 in the trench.例文帳に追加
これらのボイドは、誘電体材料をトレンチ内に形成した後、ウエット洗浄プロセス中に形成されることがある。 - 特許庁
To provide a semiconductor device which is isolated by a shallow recess type element isolation structure which has such a structure that there is no generation of dishing in an isolated region.例文帳に追加
浅溝型素子分離構造により素子分離した半導体装置にあって、ディッシングが素子分離領域に生じないような構成を備えた半導体装置を提供する。 - 特許庁
The tree view display part 6 is provided with a scroll button 3 for scrolling the hierarchical structure in a shallow direction and a scroll button 5 for scrolling the hierarchical structure in a deep direction.例文帳に追加
そしてツリービュー表示部6には、階層構造を浅い方向にスクロールするスクロールボタン3と、階層構造を深い方向にスクロールするスクロールボタン5が備えられている。 - 特許庁
To provide a manufacturing method of a semiconductor element which does not generate lowering of the reliability of operating characteristics of a transistor and lowering of the reliability of a gate oxide film, even if a dual gate oxide film process is applied to an STI(shallow trench isolation) structure.例文帳に追加
STI(Shallow Trench Isolation)構造にデュアルゲート酸化膜(dual gate oxide)工程を適用してもトランジスタの動作特性低下とゲート酸化膜の信頼性低下を発生させない半導体素子の製造方法を提供すること。 - 特許庁
The tensile strength of the anchor can be increased even when an anchor hole is shallow by forming a structure in which the anchor hole and the anchor are tightly installed.例文帳に追加
アンカー穴及びアンカーを抜けない構造にすることにより、アンカー穴が浅くてもアンカーの引張強度を強くすることができる。 - 特許庁
To provide a rock fall preventing structure which prevents shallow landslide and fall of specific masses of rock, and to provide a rock fall preventing method.例文帳に追加
表層崩壊の防止と特定岩塊の落下防止を図ることができる落石防止構造と落石防止方法を提供す。 - 特許庁
To provide a compact door roller provided with a traveling wheel in a conical body structure such that it is not easily derailed from a shallow groove.例文帳に追加
深さの浅い溝から脱輪し難い構造である円錐状体をした走行輪を備えているコンパクトな戸車を提供すること。 - 特許庁
To provide a method for manufacturing a semiconductor element capable of preventing the occurrence of a film-thinning phenomenon for relatively thinning the thickness of an oxide film at a boundary surface between an STI(Shallow Trench Isolation) structure and a thick gate oxide film, when a dual gate oxide film process is applied to the normal STI structure.例文帳に追加
ノーマルSTI(normal Shallow Trench Isolation)構造にデュアルゲート酸化膜工程を適用する際に、STIと厚いゲート酸化膜の境界面で前記酸化膜の厚さが相対的に薄くなる薄膜化現象が惹起されることを防ぐことができる半導体素子の製造方法を提供することにある。 - 特許庁
In the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, a thick insulating film is disposed in proximity to the shallow trench isolation region of a channel region of the N-type MOS transistor for ESD protection.例文帳に追加
素子分離にシャロートレンチ構造を有するESD保護用のN型MOSトランジスタにおいて、ESD保護用のN型MOSトランジスタのチャネル領域のシャロートレンチ分離領域に近接する部分には、厚い絶縁膜を配置した。 - 特許庁
To provide a method for producing a multi-voltage flash memory integrated circuit structure on a semiconductor substrate (16), having a plurality of shallow trench isolations (18) and a floating gate structure (22).例文帳に追加
複数のシャロートレンチアイソレーション(18)とフローティングゲート構造(22)とを有する半導体基板(16)の上に多電圧フラッシュメモリ集積回路構造を製造するための方法を提供する。 - 特許庁
To structure a storage vessel to be shallow to the utmost at the time of obtaining purified cutting oil by filtering chips from the cutting oil to be filtered, the liquid level of which changes with a storage state, in a suction type filter structure.例文帳に追加
吸引式濾過構造において、貯液状態で液面が変動する被濾過切削油から切粉を濾過して浄化切削油を得るときに、貯蔵槽を極力浅く構成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|