「vd-v」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Furthermore, the dark potential VD of the photoreceptor (1), potential after exposure VL and developing bias voltage VB are set to satisfy 0<&verbar;VD&verbar;-&verbar;VB&verbar;<&verbar;VD-VL&verbar;<400 V.例文帳に追加

更に、感光体（１）の暗部電位ＶＤ、露光後電位ＶＬ、現像バイアス電圧ＶＢに関して、０＜｜ＶＤ｜−｜ＶＢ｜＜｜ＶＤ−ＶＬ｜＜４００Ｖを満たすように設定する。 - 特許庁

A timing control circuit 11 generates a vertical synchronization signal VD and a horizontal synchronization signal HD and generates the boosting clock CKV.例文帳に追加

タイミング制御回路１１は、垂直同期信号ＶＤ及び水平同期信号ＨＤを生成すると共に、昇圧クロックＣＫ_Vを生成する。 - 特許庁

A boosting circuit 2 raises a supply voltage VD to generate raised voltages V_0H and V_0L in a period of oscillation of a boosting clock CKV.例文帳に追加

昇圧回路２は、昇圧クロックＣＫ_Vが発振される期間で電源電圧Ｖ_Dを昇圧して昇圧電圧Ｖ_OH、Ｖ_OLを発生する。 - 特許庁

As a result, even if the drain voltage VD is raised to, for example, 40 V, the VG-ID property will not deteriorate.例文帳に追加

この結果、ドレイン電圧ＶＤを例えば４０Ｖと上げても、ＶＧ−ＩＤ特性が劣化しないようにすることができる。 - 特許庁

In other words, Vlc={C1/(Clc+C1)}×Vd<V(T50) is set, and the pixel capacity Clc is sufficiently larger than the parasitic capacity C1.例文帳に追加

即ち、Ｖｌｃ＝｛Ｃ１／（Ｃｌｃ＋Ｃ１）｝×Ｖｄ ＜ Ｖ（T50）とし、画素容量Ｃｌｃを寄生容量Ｃ１に対して十分大きくなるようにする。 - 特許庁

A level-control current cutting off part 9 adjusts the conversion level of converting the input signal VD into the current signal ID and stops a drive current to the circuit 2 when it is not converting and a level-control current cutting off part 10 stops the drive current to the circuit 8 when it is not converting.例文帳に追加

レベル制御電流切断部9は、入力信号VDを電流信号IDへ変換する変換レベルを調整し、変換しない時にV-I変換回路2への駆動電流を停止し、レベル制御電流切断部10は、変換しない時にI-V変換回路8への駆動電流を停止する。 - 特許庁

Besides, the central value Vd (V) of alternating voltage applied to the electrode of the developer feeding means 41, the potential Vs (V) of the conductive base body of the image carrier, and the developing gap d (μm) are set so as to satisfy the relation of [0.1<&verbar;Vd-Vs&verbar;/d].例文帳に追加

また、現像剤搬送手段４１の電極に印加する交番電圧の中心値Ｖｄ（Ｖ）と、像担持体の導電性基体の電位Ｖｓ（Ｖ）と、現像ギャップｄ（μｍ）とを、［０．１＜｜Ｖｄ−Ｖｓ｜／ｄ］の関係を満たすように設定する。 - 特許庁

The control means obtains (S5) an electrolytic voltage V by substituting x, y into expression (1), and obtains (S6) a preset upper limit value Vu and a preset lower limit value Vd based on the V.例文帳に追加

制御手段は、これらのｘとｙを式（１）に代入して電解電圧Ｖを求め(S5)、このＶを基にして、設定上限値Ｖｕおよび設定下限値Ｖｄを求める(S6)。 - 特許庁

Then, potential by electrification Vo (V) at the non-image part of the image carrier 1, the central value Vd (V) of the alternating voltage, and the developing gap d (μm) are set so as to satisfy the relation of [&verbar;Vo-Vd&verbar;/d)<1].例文帳に追加

さらに、像担持体１の非画像部における帯電電位Ｖｏ（Ｖ）と、交番電圧の中心値Ｖｄ（Ｖ）と、現像ギャップｄ（μｍ）とを、［｜Ｖｏ−Ｖｄ｜／ｄ）＜１］の関係を満たすように設定する。 - 特許庁

The controller is equipped with a decoupling controller 104 which obtains a decoupling d-axis voltage command Vd[V] and a decoupling q-axis voltage command Vq[V], for decoupling control.例文帳に追加

非干渉制御を行うために、非干渉ｄ軸電圧指令値Ｖｄ［Ｖ］および非干渉ｑ軸電圧指令値Ｖｑ［Ｖ］を求める非干渉制御部１０４を備える。 - 特許庁

The decoupling controller 104 obtains them, based on the gain-adjusted angular velocity ω'[rad/s], a d-axis PI output voltage command Vd'[V] and a q-axis PI output voltage command Vq'[V].例文帳に追加

非干渉制御部１０４は、ゲイン調整後角速度ω’［ｒａｄ／ｓ］、ｄ軸ＰＩ出力電圧指令値Ｖｄ’［Ｖ］およびｑ軸ＰＩ出力電圧指令値Ｖｑ’［Ｖ］に基づいて求める。 - 特許庁

Furthermore, the controller is equipped with a PWM converter 109, which generates a PWM signal PWM for controlling an inverter 2, based on three-phase voltage commands Vu, Vv, and Vw[V] converted from the decoupling d-axis voltage command Vd[V] and the decoupling q-axis voltage command Vq[V].例文帳に追加

更に、非干渉ｄ軸電圧指令値Ｖｄ［Ｖ］と非干渉ｑ軸電圧指令値Ｖｑ［Ｖ］から変換された三相電圧指令値Ｖｕ、Ｖｖ、Ｖｗ［Ｖ］に基づいて、インバータ２を制御するＰＷＭ信号ＰＷＭを生成するＰＷＭ変換部１０９とを備える。 - 特許庁

A forecast processing part 52 of the data processor 16 performs long-terms weather forecast processing on the basis of the value Vd (a sound pressure level corresponding to the magnitude of sound pressure of the underground sound A) of the signal voltage V.例文帳に追加

データ処理装置１６の予測処理部５２は、信号電圧Ｖの値（地中音Ａの音圧の大きさに対応する音圧レベル）Ｖｄに基づいて、長期気象予測処理を行う。 - 特許庁

It is detected that a speed difference Vd obtained by subtracting a reference speed Vm from the axle speed V of a monitored axle has become equal to or higher than a predictive induction detection threshold value Vca (induction detection).例文帳に追加

監視軸の軸速度Ｖから基準速度Ｖｍを減算した速度差Ｖｄが予兆時誘発検出閾値Ｖｃａ以上となったことを検出する（誘発検出）。 - 特許庁

There seems to be practically no problem, even through this does not conform to the JIS standard and a capacitor element having a rated voltage of 200 VD is used at AC 100 V 50 Hz.例文帳に追加

このことはＪＩＳ規格には違反しているし、また定格電圧２００ＶＤＣのコンデンサ素子をＡＣ１００Ｖ５０Ｈｚで使用しているか実用上差支えないようだ。 - 特許庁

When the peripheral speed V of a driving wheel increases due to occurrence of idling slip of the driving wheel and the speed difference Vd from a reference speed Vm reaches a predetermined threshold Vs1 at time t1, occurrence of idling slip is detected.例文帳に追加

動輪の空転滑走の発生により当該動輪の周速度Ｖが上昇し、時刻ｔ１において、基準速度Ｖｍとの差分である速度差Ｖｄが所定の閾値Ｖｓ１に達すると、空転滑走の発生が検出される。 - 特許庁

When the peripheral speed V increases furthermore and the speed difference Vd from the reference speed Vm reaches a predetermined threshold Vs2 at time t2, readhesion control is executed.例文帳に追加

その後、更に周速度Ｖが上昇し、時刻ｔ２において基準速度Ｖｍとの速度差Ｖｄが所定の閾値Ｖｓ２に達すると、再粘着制御が発動される。 - 特許庁

The timing control circuit 11 continuously oscillates the boosting clock CKV for a prescribed period in response to the start of imaging operation and thereafter oscillates the boosting clock CKV only in blanking periods of the vertical synchronization signal VD and the horizontal synchronization signal HD.例文帳に追加

そして、タイミング制御回路１１は、撮像動作の立ち上げ開始に応答して昇圧クロックＣＫ_Vを所定期間に亘って連続的に発振させ、この後、垂直同期信号ＶＤ及び水平同期信号ＨＤのブランキング期間内でのみ昇圧クロックＣＫ_Vを発振させる。 - 特許庁

The absolute value of charged potential VD of the photoreceptor drum 1 is ≤400 V, the absolute value of average charged quantity of toner is 5 to 25 μC/g and the absolute value of transfer bias VT controlled by constant voltage so as to be applied to a transfer roller 501 is 400 to 1000 V.例文帳に追加

感光体ドラム１の帯電電位Ｖ_Ｄの絶対値が４００Ｖ以下であり、トナーの平均帯電量の絶対値が５μＣ／ｇ以上且つ２５μＣ／ｇ以下であり、転写ローラ５０１に印加する定電圧制御された転写バイアスＶ_Ｔの絶対値が４００Ｖ以上且つ１０００Ｖ以下である。 - 特許庁

A reverse bias voltage Vb which has a voltage value (0.8 to 1.0 V) between the source voltage Vs and the drain voltage Vd and turns on a diode formed by the n-type source region 8s, and a p-type body region 2 is applied to the body region 2.例文帳に追加

このときボディ領域２に対しては、ソース電圧Ｖｓとドレイン電圧Ｖｄの間の電圧値（０．８〜１．０Ｖ）を有し、Ｎ型のソース領域８ｓとＰ型のボディ領域２とにより形成されるダイオードをオンさせるバックバイアス電圧Ｖｂを印加する。 - 特許庁

A circuit 5 for applying voltages of 8 signal lines L* connected to a power supply voltage VD via the switching means SW* (* indicates 0 to 7) to a microcomputer 3 includes: each of power application amount increase/decrease circuits ZK* each provided to each signal line; and a resistor 25 whose one terminal is connected to a ground level (=0 V).例文帳に追加

スイッチ手段ＳＷ＊（＊は０〜７）を介して電源電圧ＶＤに接続される８つの信号ラインＬ＊の電圧をマイコン３に入力させる回路５は、各信号ライン毎の通電量増減回路ＺＫ＊と、一端が接地電位（＝０Ｖ）に接続された抵抗２５とを備えている。 - 特許庁

The contamination inspection using this TEG includes steps of: applying a DC voltage Vd which is referred to PD_GND, to PD; connecting a voltmeter V between PD_GND and PDcom to measure a voltage therebetween; and narrowing the position of any contamination on the basis of the analog quantity of a measured voltage.例文帳に追加

そして、このようなＴＥＧを用いて異物検査を行う際、ＰＤ＿ＧＮＤを基準としてＰＤに直流電圧Ｖｄを印加し、ＰＤ＿ＧＮＤとＰＤｃｏｍの間に電圧計Ｖを接続して検査を行い、その電圧値のアナログ的な大きさによって異物の位置を絞り込む。 - 特許庁

Voltage Vd* which is set in a boost voltage setting part 5 is set to be d-axis voltage and voltage Vq* generated in a V/f setting part 4 is set to be q-axis voltage.例文帳に追加

ブースト電圧設定部５で設定する電圧Ｖｄ＊をｄ軸電圧とし、Ｖ／ｆ設定部４で発生する電圧Ｖｑ＊をｑ軸電圧とすることにより、直流制動のための電圧とブースト電圧を、Ｖ／ｆ一定で運転周波数に比例して出力する電圧より９０度遅れた位相で出力する。 - 特許庁

A dq-three phase individual converters 85 perform a conversion process individually for every phase, and converts a d-axis voltage command value Vd and a q-axis voltage command value Vq in dq coordinates into a U-phase ac voltage command value Vu, a V-phase ac voltage command value Vv and a W-phase ac voltage command value Vw in the three-phase ac coordinates of static coordinates.例文帳に追加

ｄｑ−３相個別変換部８５は各相毎に個別に変換処理を行い、ｄｑ座標上でのｄ軸電圧指令値Ｖｄ及びｑ軸電圧指令値Ｖｑを、静止座標である３相交流座標上でのＵ相交流電圧指令値Ｖｕ及びＶ相交流電圧指令値Ｖｖ及びＷ相交流電圧指令値Ｖｗに変換する。 - 特許庁

If an inversion state of the reference voltage Vf being lower than the power supply divided voltage Vd occurs although the power supply voltage V does not reach the power supply level L when the power source rises or recovers from a low level, a mask processing unit 26 masks the inversion state and when the inversion state is canceled, a mask signal MSK is generated for canceling the mask.例文帳に追加

マスク処理部２６は、電源の立ち上げまたは低位レベルから回復する際に、電源電圧Ｖが電源レベルＬに到達していないにもかかわらず、参照電圧Ｖｆが電源分圧Ｖｄを下回る逆転状態が生じた場合は、逆転状態をマスクし、逆転状態が解消したらマスク解除を行うためのマスク信号ＭＳＫを生成する。 - 特許庁

When a voltage detecting circuit VD detects the application voltage applied to the exciting winding having amounted to set voltage Vr or over, a pulse width modulation control circuit PWM' outputs a control signal Sc for controlling a switching element SW so as to limit the voltage V to be applied to the exciting windings to set voltage Vr to the switching element SW.例文帳に追加

励磁巻線に印加される印加電圧Ｖが設定電圧Ｖｒ以上になったことを電圧検出回路ＶＤが検出すると、パルス幅変調制御回路ＰＷＭ´は励磁巻線に印加する電圧Ｖを設定電圧Ｖｒに制限するようにスイッチング素子ＳＷを制御する制御信号Ｓｃをスイッチング素子ＳＷに出力する。 - 特許庁