「vds」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A width of a current path of the variable resistor R12 is controlled by a depletion layer which is expandable in accordance with a drain-source voltage Vds of the transistor 20.例文帳に追加

その可変抵抗体Ｒ１２の電流経路の幅が、トランジスタ２０のドレイン・ソース間電圧Vdsに応じて伸縮する空乏層によって調整されることを特徴としている。 - 特許庁

The design support device is configured to determine the elapsed time of a Vds (output voltage) calculated by Vds<Vgs(input voltage)-Vth(gate threshold voltage) as a correction object elapsed time.例文帳に追加

設計支援装置は、Ｖｄｓ（出力電圧）＜Ｖｇｓ（入力電圧）−Ｖｔｈ（ゲート閾値電圧）であるＶｄｓの経過時間を補正対象の経過時間に決定する。 - 特許庁

This level-shifted voltage VDS is compared with reference voltage VR2 by a comparator 23 and when VR2<VDS, it is judged that an excess current has been generated and the output of the comparator 23 is inverted.例文帳に追加

このレベルシフトされた電圧ＶDSと基準電圧ＶR2とがコンパレータ２３で比較され、ＶR2＜ＶDSとなったときに、過電流が発生したものとしてコンパレータ２３の出力が反転する。 - 特許庁

The Ids remains nearly constant even if the variation arises in the Vds in response of a liquid crystal 109.例文帳に追加

液晶１０９の応答でＶｄｓに変動が生じてもＩｄｓはほぼ一定している。 - 特許庁

Suppression level of a drain current Id is altered between a region AR1 where the drain-source voltage Vds of a drive switching element is high and a region AR2 where the drain-source voltage Vds is lower.例文帳に追加

駆動スイッチング素子のドレイン−ソース間電圧Ｖｄｓが高い領域ＡＲ１と、これより低いドレイン−ソース間電圧Ｖｄｓの領域ＡＲ２とで、ドレイン電流Ｉｄの抑制レベルを変更する。 - 特許庁

Next, a source selection gate signal SSG and a drain selection gate signal DSG is made intermediate voltage Vleg (<(Vds+Vth)).例文帳に追加

次に、ソース選択ゲート信号SSGおよびドレイン選択ゲート信号DSGを中間電圧Ｖleg(＜(Ｖds＋Ｖth))にする。 - 特許庁

The VDS of the transistor Q1 is converted to the voltage of GND reference by a level shift circuit 22.例文帳に追加

パワーＭＯＳトランジスタＱ１のＶDSは、レベルシフト回路２２によってＧＮＤ基準の電圧に変換される。 - 特許庁

When a reset current Ir runs during an OFF period Toff, a Zener voltage Vz occurs at a Zener diode 30, and a voltage Vds between a drain and a source becomes a total (Vds=Vi+Vz) of the input voltage Vi and the Zener voltage Vz.例文帳に追加

オフ期間Ｔoffにリセット電流Ｉｒが流れると、ツェナーダイオード30にツェナー電圧Ｖｚが発生し、ドレイン−ソース間電圧Ｖdsは入力電圧Ｖｉとツェナー電圧Ｖｚの和（Ｖds＝Ｖｉ＋Ｖｚ）となる。 - 特許庁

A circulating signal of a circulation loop is applied to a table 25 of Vds-admittance ratios, an admittance ratio of an FET varying with Vds is outputted from the table 25, and a multiplier 26 multiplies the output by a coefficient C.例文帳に追加

循環ループの循環信号はＶｄｓ−アドミタンス比のテーブル２５に印加されて、テーブル２５からＶｄｓにより変化するＦＥＴのアドミタンス比が出力され、この出力に乗算器２６により係数Ｃが乗算される。 - 特許庁

By using the exponential function, etc., for the drain voltage dependence of the threshold voltage Vth, a function is oppressed that converges to a certain value in an area with the drain voltage Vds close to zero, and an area where the drain voltage Vds is sufficiently large, respectively.例文帳に追加

しきい値電圧Ｖthのドレイン電圧依存性を指数関数などを用いることにより、ドレイン電圧Ｖdsがゼロに近い領域と、ドレイン電圧Ｖdsが十分大きい領域とで、それぞれある値に収束するような関数で表す。 - 特許庁

To reduce the number of pins and power consumption in a host controller for sampling reception data in a variable data sampling (VDS) mode and a fixed data sampling (FDS) mode.例文帳に追加

ＶＤＳモード及びＦＤＳモードにて、受信データのサンプリングを行うホストコントローラにおいて、ピン数・消費電力を減らす。 - 特許庁

A temperature sensing element 4 is integrated with a MOSFET 1, and a drain/source voltage Vds and a temperature detection signal Vf are detected.例文帳に追加

ＭＯＳＦＥＴ１に一体に感温素子４が設けられ、ドレイン／ソース間電圧Ｖｄｓと温度検出信号Ｖｆを検出する。 - 特許庁

Thus, the drain-source voltage Vds of the NMOS 1, 2 is increased to prevent waveform distortion due to reduction in the dynamic range.例文帳に追加

従って、ＮＭＯＳ１，２のドレイン・ソース電圧Ｖｄｓが大きくなり、ダイナミックレンジの縮小による波形歪みを防ぐことができる。 - 特許庁

When turning off a driving signal V1 and absorbing a counter electromotive force generated in the driving coil 3 through the snubber circuit 12, an operation signal V3 is turned on just for a while so that a detecting voltage Vds can not exceed the voltage resistance value of the FET 4, and the detecting voltage Vds is lowered.例文帳に追加

駆動信号Ｖ1 をターンオフして駆動コイル３に発生する逆起電力をスナバ回路１２で吸収するとき、検出電圧Ｖdsが電界効果型トランジスタ４の耐電圧値を越えないように作動信号Ｖ3 を微小時間のみオンにして、検出電圧Ｖdsを下げる。 - 特許庁

During an interval when a load 3 is turned on, the gate terminal voltage is set at a predetermined level Vg1 in order to set the drain-source voltage Vds substantially at 0.例文帳に追加

負荷３をオンする期間、ドレイン−ソース間電圧Ｖｄｓを略０に設定すべくゲート端子電圧を所定値Ｖｇ１に設定する。 - 特許庁

Other reduced video images VDs to VDu whose ends are similarly extended are displayed on the display screen AS without a gap together with the reduced video image VDr.例文帳に追加

表示画面ＡＳには、同様に端部が拡張された他の縮小映像ＶＤｓ〜ＶＤｕが、縮小映像ＶＤｒと共に、隙間なく表示される。 - 特許庁

The voltage Vds is input into a voltage detection section 6, and the voltage Vf of the temperature sensing element 4 is input into first and second compensation circuits 8, 9.例文帳に追加

電圧Ｖｄｓは電圧検出部６に入力され、感温素子４の電圧Ｖｆは第１および第２の補正回路８、９に入力される。 - 特許庁

Then the characteristics about the values obtained by dividing the drain voltage Vds by the currents Ids, namely, a drain-source resistances Rtot and the voltages VGs are obtained from measured data (S2).例文帳に追加

そのデータから電圧Ｖｄｓを電流Ｉｄｓで除した値、即ちドレイン−ソース間抵抗Ｒｔｏｔと電圧Ｖｇｓとの特性を得る。 - 特許庁

Characteristics about currents Ids and gate voltages Vgs of MOSFETs having diffused layers of different lengths are measured at every MOSFET under a fixed drain voltage Vds (S1).例文帳に追加

ドレイン電圧Ｖｄｓ一定下で、拡散層長の異なる各ＭＯＳＦＥＴごとに電流Ｉｄｓとゲート電圧Ｖｇｓとの特性を測定する。 - 特許庁

A voltage controlled type voltage source EGD1 (10) sets the output voltage V1 of a voltage controlled type voltage source EGD1 (10) so that an inter-drain/source voltage VDS and drain currents ID as a simulation result can be respectively matched with measured inter-drain/source voltage VDS and drain currents ID.例文帳に追加

電圧制御型電圧源ＥＧＤ１（１０）は、シミュレーション結果としてのドレイン—ソース間電圧ＶＤＳとドレイン電流ＩＤとが、それぞれ実測のドレイン—ソース間電圧ＶＤＳとドレイン電流ＩＤに一致するように、電圧制御型電圧源ＥＧＤ１（１０）の出力電圧Ｖ１を設定する。 - 特許庁

By manufacturing a PECL output by using a switchable current source, the PECL output can be integrated into a low VDS (Low-Voltage Differential Signaling (LVDS)) structure circuit.例文帳に追加

切換え可能な電流源を用いてＰＥＣＬ出力を製造することによって、ＰＥＣＬ出力は低電圧ＶＤＳ（Low Voltage Differential Signaling(LVDS)）構成回路に集積され得る。 - 特許庁

When the VGS(T3) falls below Vth(T4)+VDS(T2), the transistor T4 is turned off, so that the gate charge of the transistor T3 discharges gradually via the resistance R2 and the transistor T2.例文帳に追加

ＶGS(T3)がＶth(T4)＋ＶDS(T2)よりも低下すると、トランジスタＴ４はオフとなり、以後はトランジスタＴ３のゲート電荷が抵抗Ｒ２とトランジスタＴ２を通して緩やかに放電する。 - 特許庁

The second detector 17 and control circuits reduce an increase in the output voltage Vds of the final-stage transistor through the non-saturation type linear amplification in an antenna overload state.例文帳に追加

第２検波器１７と前記制御回路は、非飽和型の線形増幅でアンテナ過負荷状態に対して最終段トランジスタの出力電圧Ｖdsの増加を低減する。 - 特許庁

If a voltage comparator in a control IC1 detects a high level ("H") of a voltage Vds in measuring a response deviation, an HMOS is turned on by a gate driver circuit in the control IC1.例文帳に追加

応答ズレ計測時に、制御ＩＣ１内の電圧比較器が電圧Ｖdsのハイレベル（“Ｈ”）を検出すると、制御ＩＣ１内のゲートドライバ回路によりＨＭＯＳがオンされる。 - 特許庁

In this case, a timer 5 measures a time difference T1 between an output timing of a high level ("H") detection signal of the voltage Vds from the voltage comparator 3 and an on-timing of the HMOS.例文帳に追加

このとき、タイマ５が、電圧比較器３からの電圧Ｖdsのハイレベル（“Ｈ”）検出信号の出力タイミングとＨＭＯＳのオンタイミングとの時間差Ｔ１を計測する。 - 特許庁

As a result, even when a drain-source voltage Vds of the FET (T1) is large and the determination voltage VM exceeds an upper limit of the established voltage of the EEPROM 12, the existence of the raised voltage permits setting of the determination voltage VM as appropriate for the voltage Vds, enabling accurate detection of an overcurrent.例文帳に追加

その結果、ＦＥＴ（Ｔ１）のドレイン・ソース間電圧Ｖdsが大きく、判定電圧ＶＭがＥＥＰＲＯＭ１２の設定電圧の上限を超える場合であってもこの嵩上げ電圧が存在することにより、この電圧Ｖdsに応じた判定電圧ＶＭを設定することができ、過電流の発生を高精度に検出することが可能となる。 - 特許庁

The oscillator 100 is configured to establish the following relation among voltage between a gate and a source Vgs 1 and Vgs 2, voltage between a drain and the source Vds 1 and Vds 2, and threshold voltage between the gate and the source Vth 1 and Vth 2 of each of the first transistor M1 and the second transistor M2 during oscillation operation: Vds1≥Vgs1-Vth1, and Vds2≥Vgs2-Vth2.例文帳に追加

この発振器１００は、発振動作中に、第１トランジスタＭ１、第２トランジスタＭ２それぞれのゲートソース間電圧Ｖｇｓ１、Ｖｇｓ２、ドレインソース間電圧Ｖｄｓ１、Ｖｄｓ２、ゲートソース間しきい値電圧Ｖｔｈ１、Ｖｔｈ２の間に、 Ｖｄｓ１≧Ｖｇｓ１−Ｖｔｈ１ Ｖｄｓ２≧Ｖｇｓ２−Ｖｔｈ２なる関係が成り立つよう構成される。 - 特許庁

The analog amplifier circuit 104-1 is constituted of the MOS transistor of a double gate structure and its operation point is set in an operation point where there is substantially no dependency of Ids on Vds.例文帳に追加

アナログアンプ回路１０４−１は、ダブルゲート構造のＭＯＳトランジスタで構成され、その動作点は、ＩｄｓのＶｄｓへの依存性がほぼ無くなっている動作範囲に設定されている。 - 特許庁

The first detector 14 is supplied with an RF detection signal from the signal detector 13 and the second detector 17 is supplied with the output voltage Vds from the final-stage transistor Qn2.例文帳に追加

第１検波器１４に信号検出器１３からのＲＦ検出信号が供給され、第２検波器１７に最終段トランジスタＱn2の出力電圧Ｖdsが供給される。 - 特許庁

A protection device has a current conversion circuit 21 that flows a current Ia proportional to a voltage Vds generated on both sides of an FET (T1), and an impedance circuit 22 that applies the current Ia.例文帳に追加

ＦＥＴ（Ｔ１）の両端に生じる電圧Ｖdsに比例する電流Ｉａを流す電流変換回路２１と、この電流Ｉａを通電するインピーダンス回路２２を備える。 - 特許庁

A control circuit 11 matches a timing for changing over the switching element Q1 from off to on with a timing when the voltage Vds impressed on it becomes minimum by the damping oscillation.例文帳に追加

制御回路１１は、スイッチング素子Ｑ１をオフからオンに切り替えるタイミングを、これに印加される電圧Ｖｄｓが減衰振動により極小値になるタイミングに合わせる。 - 特許庁

Accordingly, the voltage Vds between the drain and the source becomes at least the input voltage Vi and a reset voltage Vr of at least the input voltage Vi can be applied to a primary winding 10a of a transformer 10.例文帳に追加

従って、ドレイン−ソース間電圧Ｖdsが入力電圧Ｖｉ以上となり、トランス10の一次巻線10ａに入力電圧Ｖｉ以上のリセット電圧Ｖｒを印加することができる。 - 特許庁

A timer 6 also measures a time difference T2 between the output timing of a low level ("L") detection signal of the voltage Vds from the voltage comparator 4 and the on-timing of a LMOS when the LMOS is turning on.例文帳に追加

同様に、ＬＭＯＳオン時には、タイマ６が、電圧比較器４からの電圧Ｖdsのローレベル（“Ｌ”）検出信号の出力タイミングとＬＭＯＳのオンタイミングとの時間差Ｔ２を計測する。 - 特許庁

Even if Vds exceeds breakdown minimum voltage when the other side MOS transistor is conducted, as a path of a through current is already cur off, break down is not caused in the high voltage output driver.例文帳に追加

当該他方のＭＯＳトランジスタをオン動作させるときＶｄｓがブレークダウン最小電圧を超えても貫通電流経路が既に断たれているので高電圧出力ドライバにはブレークダウンを生じない。 - 特許庁

When the transistor 2 is switched from an on-state over to an off-state, the switch 5 is in a cutting-off state, and the capacitor 6 is cut off from the transistor 2, until the drain voltage VDS reaches the voltage of a power source 3.例文帳に追加

トランジスタ２がオン状態からオフ状態へスイッチングするとき、ドレイン電圧ＶＤＳが電源３の電圧に達するまでは、スイッチ５がきる状態で、コンデンサ６がトランジスタ２から切り離される。 - 特許庁

A controller 134 corrects, on the basis of the detected temperature, setting values of an inductance Lm in the primary coil, an on-voltage Vds in a main switch 111, and a forward voltage Vf in diodes 120, 121.例文帳に追加

コントローラ１３４は、検出した温度に基づいて、１次コイルのインダクタンスＬｍ、主スイッチ１１１のオン電圧Ｖｄｓ、ダイオード１２０、１２１の順方向電圧Ｖｆの設定値を補正する。 - 特許庁

Thus, Id is made to limitedly operate in a range where gm functions, heat generation due to the loss being the product of Vds and Id is suppressed, and a fluctuation due to the heat generation is eliminated to suppress low frequency noise.例文帳に追加

これにより、ｇｍが機能している範囲でＩｄを制限して動作させ、ＶｄｓとＩｄの積である損失による発熱を抑え、発熱によるゆらぎをなくし低周波ノイズを抑制する。 - 特許庁

When a state between the source and the drain becomes conductive, the micropower converter part 3 generates a source voltage of the self-drive control unit 4 is generated from the conduction voltage Vds, while the self-drive control unit 4 continues drive control over the MOSFET 2.例文帳に追加

ソース・ドレイン間が導通すると、マイクロパワーコンバータ部３は導通電圧Ｖdsからセルフドライブ制御部４の電源電圧を生成し、セルフドライブ制御部４はＭＯＳＦＥＴ２の駆動制御を継続する。 - 特許庁

Since this circuit part can be driven by a voltage that is a threshold voltage VT of the transistor QH plus the voltage VDS between the drain and the source of the transistor Q7 without requiring any other voltage, the reliability of the operation can be ensured even when low-voltage-driving.例文帳に追加

この回路部分では、トランジスタＱＨの閾値電圧ＶＴ＋トランジスタＱ７のドレイン−ソース間電圧ＶＤＳのみで駆動できるため、低電圧駆動時でも動作の信頼性を確保できる。 - 特許庁

In the on-off control of a switching element Q1 for power adjustment, a voltage Vds is applied to the switching element Q1 during an off-period of the same Q1, and a current flowing in an inductor L1 is gradually decreased.例文帳に追加

電力調整用スイッチング素子Ｑ１のオンオフ制御において、スイッチング素子Ｑ１のオフ期間中、スイッチング素子Ｑ１には電圧Ｖｄｓが印加され、かつ、インダクタＬ１を流れる電流が除除に減少する。 - 特許庁

When the offset voltage Voff is a negative value (Voff<0), a voltage drop is produced in a resistor R2 by a current source IB, and a voltage Vds and a voltage generated in the resistor R1 are controlled to be equal to each other.例文帳に追加

また、オフセット電圧Ｖoffが負の値（Ｖoff＜０）である場合には、電流源ＩＢにより抵抗Ｒ２に電圧降下を発生させ、電圧Ｖdsと抵抗Ｒ１に生じる電圧とが等しくなるように制御する。 - 特許庁

When a drain-source voltage VDS of the TR T4 is fluctuated, a drain-source current IDS of the TR T4 is slightly and linearly changed and the TR T4 acts like a resistor with a high resistance.例文帳に追加

トランジスタＴ４のドレイン−ソース間電圧Ｖ_DSに変動があった場合には、トランジスタＴ４のドレイン−ソース間電流Ｉ_DSが線形特性でわずかに変動し、トランジスタＴ４が大きな値の抵抗として機能する。 - 特許庁

When the torque command signal 20 is low, the difference in the voltages Vds of a Sink side and a Source side of the output transistors 13 to 18 is large, the slope of the motor drive current can be controlled, and the signal for prolonging the energizing period is output.例文帳に追加

トルク指令信号２０が小さく、出力トランジスタ１３〜１８のＳink側とＳource側との電圧Ｖｄｓ差が大きくモータ駆動電流のスロープを制御できるとき通電時間を長くする信号を出力する。 - 特許庁

To provide a protection device for a load circuit capable of generating a signal indicating an amount of rise in temperature of an FET (T1) faithfully even in a transition period where a drain current ID of the FET (T1) increases rapidly and a voltage Vds increases.例文帳に追加

ＦＥＴ（Ｔ１）のドレイン電流ＩＤが急激に増加し、電圧Ｖdsが増加する過渡期間であっても、ＦＥＴ（Ｔ１）の温度上昇量を忠実に示す信号を生成することが可能な負荷回路の保護装置を提供する。 - 特許庁

A constant current circuit can be operated when a power supply voltage VDD is higher than the addition voltage of the voltage Vds 10 between a drain and a source of a depletion type NMOS transistor 10 and voltage Vgs 15 between a gate and a source of an NMOS transistor 15.例文帳に追加

電源電圧ＶＤＤがディプレッション型ＮＭＯＳトランジスタ１０のドレイン・ソース間電圧Ｖｄｓ１０とＮＭＯＳトランジスタ１５のゲート・ソース間電圧Ｖｇｓ１５との加算電圧よりも高ければ、定電流回路は動作できる。 - 特許庁