| 意味 | 例文 |
vector arithmetic unitの部分一致の例文一覧と使い方
該当件数 : 35件
VECTOR NORMALIZATION ARITHMETIC UNIT, VECTOR NORMALIZATION ARITHMETIC METHOD AND RECORDING MEDIUM例文帳に追加
ベクトル正規化演算器、ベクトル正規化演算方法及び記録媒体 - 特許庁
The arithmetic unit performs a vector arithmetic operation based on the second instruction, and outputs arithmetic result data.例文帳に追加
演算器は、第2命令に基づき、ベクトル演算して演算結果データを出力する。 - 特許庁
To realize a vector normalization arithmetic unit capable of performing a high speed arithmetic operation with a simple configuration.例文帳に追加
高速演算可能なベクトルの正規化演算器を簡易な構成で実現する。 - 特許庁
This vector processor includes therein at least one vector processing unit 200 provided with the plurality of vector arithmetic pipes 210 performing vector arithmetic processing.例文帳に追加
ベクトル演算処理装置内に、ベクトル演算処理を行う複数のベクトル演算パイプ210を設けた少なくとも1以上のベクトル処理ユニット200を備える。 - 特許庁
To improve a usage efficiency of a load buffer of a vector arithmetic unit.例文帳に追加
ベクトル演算器のロードバッファの使用効率を向上させる。 - 特許庁
This vector arithmetic unit 30 includes: a first vector register 31a in which first vector data are stored; a second vector register 31b in which second vector data stored; and a shift arithmetic part 36.例文帳に追加
このベクトル演算装置30は、第1のベクトルデータを格納する第1のベクトルレジスタ31aと、第2のベクトルデータを格納する第2のベクトルレジスタ31bと、シフト演算部36と、を含む。 - 特許庁
The mask generation instruction is not the object of the processing of a vector register, the reading of the vector data and arithmetic unit.例文帳に追加
マスク生成命令は、ベクトルレジスタとベクトルデータの読み出しと演算器の処理対象ではない。 - 特許庁
The vector arithmetic processor includes outputting data buffers 220 and inputting data buffers 230 corresponding to the vector arithmetic pipes in the vector processing unit 200 and at the outside of the vector arithmetic pipes 210.例文帳に追加
ベクトル処理ユニット200内であって、かつ、ベクトル演算パイプ210の外部に前記ベクトル演算パイプに対応する出力用のデータバッファ220、及び入力用のデータバッファ230を設ける。 - 特許庁
The vector arithmetic unit includes: an arithmetic part having a register; an arithmetic unit for performing a vector arithmetic operation by using the data of the register; and a data buffer for storing arithmetic result data; and an arithmetic control part having an instruction issuing part for issuing a vector arithmetic instruction to the arithmetic part and a data buffer management part for storing data buffer management information.例文帳に追加
ベクトル演算装置は、レジスタ、レジスタのデータを用いベクトル演算する演算器、及び演算結果データを格納可能なデータバッファを備える演算部と、演算部へベクトル演算命令を発する命令発行部及びデータバッファ管理情報を保持するデータバッファ管理部を備える演算制御部とを具備する。 - 特許庁
A correction arithmetic unit 1 multiplies the correction vector calculated through the 0th order image signal by the 0th order interpolation arithmetic unit 2 with the correction vector calculated through the first order interpolation by the first order interpolation arithmetic unit 3 and outputs the product as the correction vector.例文帳に追加
補正演算器1は0次内挿演算器2による0次内挿補間で算出された補正ベクトルと、1次内挿演算器3による1次内挿補間で算出された補正ベクトルとを掛け合わせたものを補正ベクトルとして出力する。 - 特許庁
To issue a following instruction without waiting for the release of a vector register or an arithmetic unit.例文帳に追加
ベクトルレジスタ及び演算器の解放を待つことなく後続命令を発行すること。 - 特許庁
Therefore, the reading of the vector register and the arithmetic unit are made operable under any instruction other than the mask generation instruction.例文帳に追加
従って、ベクトルレジスタの読み出しと演算器はマスク生成命令以外で動作可能である。 - 特許庁
To provide a vector arithmetic unit for quickly executing a shift arithmetic operation for each of a plurality of elements for shifting each of a plurality of data in vector data.例文帳に追加
ベクトルデータ内の複数のデータのそれぞれをシフトさせる複数の要素毎シフト演算を高速に実行することが可能なベクトル演算装置を提供すること。 - 特許庁
An appearance difficulty function value arithmetic unit 22 obtains an appearance difficulty value of the region based on the vector MV.例文帳に追加
見え難さ関数値演算部22は、該動きベクトルMVを基に、該領域の見え難さ値を求める。 - 特許庁
To reduce the power consumption by decreasing an unnecessary arithmetic operation in the case of detecting a motion vector with accuracy in the unit of a half pixel.例文帳に追加
半画素精度の動きベクトル検出の際に、不要な演算を減らし、消費電力の削減も図る。 - 特許庁
To provide a vector arithmetic unit for calculating the maximum value or minimum value for every element only by one vector instruction, and for making it unnecessary to hold elements in a vector data register for a long time.例文帳に追加
一つのベクトル命令のみで、最大値や最小値を、要素毎に算出可能とすると共に、長時間ベクトルデータレジスタ内要素の保持を不要としたベクトル演算装置を提供する。 - 特許庁
A motion vector arithmetic unit 21 obtains a motion vector MV of a future image Y to an image X from the image X and the future image Y in each predetermined region.例文帳に追加
動きベクトル演算部21は、画像Xと未来の画像Yとから、該画像Xに対する画像Yの動きベクトルMVを、所定の領域毎に求める。 - 特許庁
Arithmetic processing (MVx=MVn×KAn) for performing rate conversion on a motion vector MVn of 50 Hz that a motion vector detection unit detects in S103 is performed to obtain a motion vector MVx of 60 Hz (S107).例文帳に追加
読み出した第1係数Kanを用いて、S103で動きベクトル検出部が検出した50Hzの動きベクトルMVnに、レート変換をするための演算処理(MVx=MVn・KAn)を行い、60Hzの動きベクトルMVxを求める(S107)。 - 特許庁
An integrator 44 integrates the inverse spread signal for each symbol signal and a mean vector arithmetic unit 45 obtains a mean vector of the prescribed number of symbols.例文帳に追加
逆拡散された信号は、積分器44で各シンボル信号毎に積分を行ない、さらに所定数のシンボル数の平均ベクトルを平均ベクトル演算45で求める。 - 特許庁
To provide a vector arithmetic unit for improving system performance while suppressing the increase of hardware amounts or the complexity of register control.例文帳に追加
ハードウェア量の増大やレジスタ制御の複雑さを抑制しつつ、システム性能を向上可能なベクトル演算装置を提供する。 - 特許庁
A chaining circuit 42 of a register read unit 4-1 decides whether the storage register of scalar data used by the vector arithmetic operation of an arithmetic unit 1-1 is matched with the storage register of scaler data being the arithmetic result of an arithmetic unit 1-2, and when they are matched, a chaining enable signal SRCA1-CHEN is generated.例文帳に追加
レジスタリードユニット4−1のチェイニング回路42は、例えば、演算器1−1のベクトル演算で使用しているスカラデータと、演算器1−2の演算結果であるスカラデータと格納するレジスタが一致するか否かを判定し、一致した場合にはチェイニング・イネーブル信号SRCA1−CHENを生成する。 - 特許庁
Moreover, a motion vector correction circuit 207 is provided for correcting a motion vector obtained by the motion vector arithmetic circuit 206, from information about a driving state of the image pickup element 103 obtained from the system control unit 114.例文帳に追加
また、システム制御部114から得られる撮像素子103の駆動状態の情報から、動きベクトル演算回路206で得られた動きベクトルに対し補正を行う動きベクトル補正回路207を備える。 - 特許庁
To provide a parallel arithmetic unit capable of easily performing an inner product operation of vector while allowing an efficient matrix operation to be performed.例文帳に追加
効率的な行列演算を可能としながら、ベクトルの内積演算をも容易に行うことのできる並列演算装置を提供する。 - 特許庁
A method for detecting the motor vector includes a step of selectively outputting a plurality of motion vectors Vd, Ve obtained based on different arithmetic formulae in response to the feature of an image at a detecting unit of the corresponding motion vector.例文帳に追加
本発明は、異なる演算式に基づいて求めた複数の動きベクトルVd、Veを、対応する動きベクトルの検出単位における画像の特徴に応じて選択出力する。 - 特許庁
Then a channel equalizer 5 and a despread unit 6 use the channel estimate value vector of each block to perform a channel equalization arithmetic operation or the like.例文帳に追加
そして、チャネル等化器5及び逆拡散器6により、各ブロックにおいて、各ブロックのチャネル推定値ベクトルを用いて、チャネル等化演算等を行う。 - 特許庁
An arithmetic and logic unit(ALU) 970 selectively adds/subtracts the coordinate of a second input vector corresponding to the tested result and calculates the respective coordinates of output vectors.例文帳に追加
算術演算装置970は、テスト結果に応じて第2の入力ベクトルの座標を選択的に加減算して出力ベクトルの各座標を計算する。 - 特許庁
Thus, when an arithmetic unit reads the data to be processed from the register file, it needs to designate only a device number within the vector register, so the number of address designation signals input from the arithmetic unit to the register file 20 is reduced.例文帳に追加
したがって、演算ユニットは、演算対象となるデータをレジスタファイルから読み出す際、ベクトルレジスタ内の要素番号のみを指定すればよいため、演算ユニットからレジスタファイル20に入力されるアドレス指定信号の数を削減することができる。 - 特許庁
A block dependent channel estimate value arithmetic unit 3 calculates the channel estimate value vector of each block on the basis of a channel estimate value vector obtained from a known sequence symbol part of the (current) slot and the channel estimate value vector of the known sequence symbol part of the preceding slot stored in the channel estimate value storage unit 4.例文帳に追加
ブロック別チャネル推定値演算器3では、各ブロックにおけるチャネル推定値ベクトルを、その(現在の)スロットの既知系列シンボル部から求めたチャネル推定値ベクトルと、チャネル推定値記憶装置4に記憶されている前のスロットの既知系列シンボル部のチャネル推定値ベクトルと、を基に計算する。 - 特許庁
The signal for predistortion is generated with a convolutional arithmetic unit 104 and a vector adjusting unit 105, and the signal for predistortion is limited within the band to be converted with inverse Fourier conversion method within a selecting unit 106 and is then superimposed previously in the transmitting signal.例文帳に追加
畳み込み演算部104、ベクトル調整部105によりプリディストーション用信号を生成し、選択部106においてプリディストーション用信号を逆フーリエ変換される帯域内に制限し、送信信号に予め重畳しておく。 - 特許庁
An arithmetic unit 6 extracts profile data of a tumor region from a PET image read out from a medical image server 2 and converts the extracted profile data into vector line drawing data.例文帳に追加
演算装置6により、医療画像サーバ2から読み出したPET画像を用いて腫瘍領域の輪郭データを抽出し、この抽出した輪郭データをベクトル線画データに変換する。 - 特許庁
The high-speed uniformity adjustment system 11 includes an arithmetic unit 21 for executing a process for computing the mass m and fixing phase θ of a balance weight so that a vector value indicated by the sum of a vector of estimated high-speed uniformity and a vector of centrifugal force of the balance weight is reduced lower than the vector value of the estimated high-speed uniformity.例文帳に追加
本発明の高速ユニフォミティ調整システム11は、推定した高速ユニフォミティのベクトルと、バランスウエイトの遠心力のベクトルとの和で示されるベクトルの大きさが、推定した前記高速ユニフォミティのベクトルの大きさよりも低減するようにバランスウエイトの質量m及び取付け位相θを演算する工程を実行する演算装置21を備えることを特徴とする。 - 特許庁
To provide a moving picture encoding method which realizes a vector detecting operation capable of reducing retrieval arithmetic cost per unit retrieval range and efficiently deciding the retrieval range, and to provide a moving picture encoding circuit.例文帳に追加
単位探索範囲あたりの探索演算コストを抑え、かつ探索範囲を効率よく決定することを可能とする動きベクトル検出動作を実現した動画符号化方法と動画符号化回路を提供する。 - 特許庁
An arithmetic processing unit, which comprises a plurality of vector pipelines 121 to 124 that exchange data with a data memory 2 comprising a plurality of simultaneously accessible memory blocks bank 0 to bank 3, specifies a stride access to the data memory using a first parameter that determines the data size of a basic pattern and a second parameter that determines the number of valid data items in the basic pattern.例文帳に追加
同時アクセス可能な複数のメモリブロックbank0〜bank3を有するデータメモリ2との間でデータを遣り取りする複数のベクトルパイプライン121〜124を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第1パラメータと、該基本パターンにおける有効なデータ数を決める第2パラメータで規定する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|