「write access」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To display a high definition main video and a sub video having high image quality, to secure large capacity and high compatibility of formats, to heighten reliability of write-once type rewriting or rewriting of PC data and reproduction of address information, to enhance reference clock extracting accuracy from a wobble signal and to ensure high speed access and extendibility to a single-sided two recording layer structure.例文帳に追加

高精細な主映像、高画質な副映像の表示、大容量化、フォーマットの高い互換性確保、ＰＣデータの追記または書き換え、アドレス情報の再生に対する高信頼化、ウォーブル信号からの基準クロック抽出精度の向上、高速アクセスの保証、片面２記録層構造への拡張性の保証、を得る。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加

プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁

In this disk array system 10, a cache memory 16 for temporal storage of data that is subjected to disk access and a freeze setting part 173 which is provided in a controlling part 17 and fixes data in an area with a designated disk area including a backup object disk area, e.g. a disk array 11 as write stop in response to a freeze command from a host device 20.例文帳に追加

ディスクアレイシステム１０において、ディスクアクセスされるデータの一時記憶用のキャッシュメモリ１６と、制御部１７に設けられ、ホスト装置２０からのフリーズコマンドに応じて、バックアップ対象ディスク領域を含む指定のディスク領域、例えばディスクアレイ１１を書き込み停止として、その領域内のデータを固定するフリーズ設定部１７３とを備える。 - 特許庁

To display a high definition main video and a sub video having high image quality; to secure large capacity and high compatibility of formats; to heighten reliability of write-once type rewriting or rewriting PC data and reproduction of address information; to enhance the accuracy of reference clock extraction from a wobble signal; and to ensure high speed access and extendibility to a single-sided two recording layer structure.例文帳に追加

高精細な主映像、高画質な副映像の表示、大容量化、フォーマットの高い互換性確保、ＰＣデータの追記または書き換え、アドレス情報の再生に対する高信頼化、ウォーブル信号からの基準クロック抽出精度の向上、高速アクセスの保証、片面２記録層構造への拡張性の保証、を得る。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

The memory executes, to all the memories, a recovery operation (refreshing) for restoration to residual polarization quantity immediately after a write operation is executed or to residual polarization quantity to which a voltage applied to a memory cell unselected at the time of access is applied with one applying operation, after the deterioration in the residual polarization quantity occurs in an optional memory cell by accessing a selected memory cell.例文帳に追加

また、選択されたメモリセルに対してアクセスすることにより任意のメモリセルに残留分極量の劣化が発生した後、全てのメモリセルに対して、書き込み動作直後の残留分極量、または、アクセス時に選択されないメモリセルに印加される電圧が１回分印加された残留分極量に回復させるための回復動作（リフレッシュ）を行う。 - 特許庁

A setting circuit 115 of the tamper preventing circuit 110, when an access via an input/output terminal 111 is detected, sets an encryption/decryption processor 122 to decrypt written data during a read operation without encrypting the written data, or to encrypt written data and reading out the written data during a read operation without performing decryption corresponding to an encryption scheme used during a write operation.例文帳に追加

改竄無効化回路１１０の設定回路１１５は、入出力端子１１１を介したアクセスが検出された場合、暗号復号処理部１２２に対して、書き込みデータを暗号化せず、読み出し時に復号させる設定、または、書き込みデータを暗号化し、読み出し時に書き込み時の暗号化方式に対応した復号をせずに読み出す設定を行う。 - 特許庁

A program converting device is provided with a definition area extracting part 10 for extracting an area where writing is performed ahead of reading as a definition area in a memory area at the time of performing an input program and a cache entry designating part 20 for inserting a cache entry designation instruction for adding an entry to the cache memory before an instruction to perform write access to the definition area.例文帳に追加

入力プログラムの実行時において、メモリの領域のうち、書込みが読出しよりも先に行われる領域を定義領域として抽出する定義領域抽出部１０と、定義領域への書込みアクセスを実行する命令の前に、キャッシュメモリに対してエントリを追加するキャッシュエントリ指定命令を挿入するキャッシュエントリ指定部２０とを備える。 - 特許庁

In the case where simultaneous reading and writing operations are performed to the same row address, the start of a writing operation is delayed until the reading operation is completed by inputting a read word line pulse signal RP which is to be outputted from a read control circuit 116a for the purpose of memory access to a write control circuit 106a based on the read enable signal nre and a read clock signal clkr of external inputs.例文帳に追加

同一ロウアドレスに対して同時にリードライト動作が行われる場合は、外部入力のリードイネーブル信号ｎｒｅ、リードクロック信号ｃｌｋｒに基づいて、リード制御回路１１６ａがメモリアクセスのために出力するリードワード線パルス信号ＲＰをライト制御回路１０６ａに入力し、リード動作の終了までライト動作開始を遅延させる。 - 特許庁

The display driver comprises a control register 30, a memory control circuit 579 for performing access control to EEPROM, and a register write circuit 20 for writing a display characteristic control parameter read from EEPROM into a control register 30 when turning on the power source, re-setting the system, or refresh timing (non-display period) and performing initialization processing and refresh processing of the control register 30.例文帳に追加

制御レジスタ３０と、ＥＥＰＲＯＭのアクセス制御を行うメモリ制御回路５７９と、電源投入時、システムリセット時或いはリフレッシュタイミング（非表示期間）に、ＥＥＰＲＯＭから読み出された表示特性制御パラメータを制御レジスタ３０に書き込み、制御レジスタ３０のイニシャライズ処理、リフレッシュ処理を行うレジスタ書き込み回路２０を含む表示ドライバである。 - 特許庁

In an apparatus consisting of a memory 6 capable of electrically performing write and erase of data and a microprocessor 2 capable of writing the data in the memory 6, debugging is performed at a state that access is directly made from the debugger 8 with the built-in emulation memory to the memory 6 by automatically recognizing connection of the debugger 8 and changing a mapping area of the memory 6 when the debugger 8 is connected.例文帳に追加

データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 - 特許庁

The memory control circuit operates a plurality of memory mats in byte access control, and merges data read from a page selected in one memory map with write byte data in data rewriting, and writes the merged data in a corresponding page selected in the other memory mat, and reads data from the page rewritten the most recently which is a valid page among selected pages in each of the plurality of memory mats in data reading.例文帳に追加

メモリ制御回路はバイトアクセス制御において複数のメモリマットを動作させ、データ書き換えでは一のメモリマットの中で選択されたページから読出したデータを書込みバイトデータでマージし、マージしたデータを他のメモリマットの中で選択された対応ページに書き込み、読出しでは複数のメモリマットの各々で選択されたページのうち有効なページであって最も最近書換えられたページから読出しを行う。 - 特許庁

The storage controller receives the address information from the external storage controller and generates address-associated information 3 representing association between the internal address and the external address based on the address information and, in receiving a write/read instruction using the internal address as an access destination from the host device, refers to the address-associated information to specify the external address associated with the internal address and accesses the specified external address.例文帳に追加

記憶制御装置は、外部記憶制御装置からアドレス情報を受信し、そのアドレス情報に基づいて、内部アドレスと外部アドレスとの対応付けを表すアドレス対応情報（３）を生成し、内部アドレスをアクセス先としたライト／リード命令をホスト装置から受信した場合、アドレス対応情報を参照することで、その内部アドレスに対応付けられている外部アドレスを特定し、その特定された外部アドレスにアクセスする。 - 特許庁