「write access」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a nonvolatile memory access control system which allows a system originator to freely write information requiring prevention of falsification, while ensuring that falsification of this information is prevented.例文帳に追加

システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供する。 - 特許庁

To provide a memory device allowing a CPU having a bus of N (wherein N is an integer of 2 or above)×8 bits to acquire or write N-byte data by one access.例文帳に追加

Ｎ（但し、Ｎは２以上の整数）×８ビットのバスを持つＣＰＵが１回のアクセスでＮバイトのデータの取得又は書き込みを行うことができるメモリ装置を提供する。 - 特許庁

The memory- access mediating circuit 52 controls the wiring to and reading out from a frame memory 53 by mediating requests from a write control circuit 51 and from the readout control circuit 56.例文帳に追加

メモリアクセス調停回路５２は、書き込み制御回路５１、読み出し制御回路５６からの要求を調停してフレームメモリ５３に対する書き込みおよび読み出しを制御する。 - 特許庁

The semiconductor memory device is provided with: many nonvolatile memory cells MC in which write-in of data is limited to the prescribed logical value; and a plurality of memory cores M1 to M4 made an object of access control respectively independently.例文帳に追加

データ書き込みが所定論理値に制限される多数の不揮発性メモリセルＭＣを備えて、各々独立してアクセス制御の対象とされる複数のメモリコアＭ１〜Ｍ４を備える。 - 特許庁

Here, when substantial stop time T1 if access to the memory is shorter than the time Tneed required to read and write the information, the developing device is changed over without accessing the memory.例文帳に追加

そこで、メモリにアクセスすることが可能な実質的な停止時間Ｔ1が読み書きに必要な時間Ｔneedよりも短いときには、メモリへのアクセスを行わずに現像器を切り替える。 - 特許庁

When a read access is made to a section number to which no write access is made yet after detecting that a reset signal becomes active by a reset detecting circuit 13, an address conversion circuit 14 accesses a special section number and forcibly output the reset data ('0') as read data.例文帳に追加

リセット検出回路１３が、リセット信号がアクティブになったことを検出した後に、未だライトアクセスのない番地に対してリードアクセスがあると、アドレス変換回路１４は、特別の番地にアクセスし、リセットデータ（”０”）をリードデータとして、強制的に出力させる。 - 特許庁

When an FUA (Forced Unit Access) command is received in a state where a plurality of write commands WR1-WR5 are cached, an HDD 1 concerning one embodiment of the present invention determines the execution sequence where the FUA command is given a priority to the other commands.例文帳に追加

本発明の一実施の形態に係るＨＤＤ１は、複数のライト・コマンドＷＲ１−ＷＲ５をキャッシュしている状態において、ＦＵＡ（Forced Unit Access）コマンドを受信した場合、ＦＵＡコマンドを、他のライト・コマンドに対して優先した実行順序を決定する。 - 特許庁

This FIFO memory device is provided with plural pieces of memory positions having sequential binary addresses, a write address pointer for sequentially making access to the memory positions for writing the data, and a read address pointer for sequentially making access to the memory positions for reading the data.例文帳に追加

本ＦＩＦＯメモリ装置は逐次的な二進アドレスを持っている複数個のメモリ位置と、データを書込むためにメモリ位置へ逐次的にアクセスするための書込アドレスポインタと、データを読取るためにメモリ位置へ逐次的にアクセスするための読取アドレスポインタとを有している。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

For instance, the fact that it is not during access by the second CPU 12 is confirmed before the first CPU 11 accesses (read or write) the EEPROM 13 and that effect of accessing the EEPROM 13 is notified to the second CPU 12 when it is not during the access.例文帳に追加

例えば第１ＣＰＵ１１がＥＥＰＲＯＭ１３とアクセス（読み出し又は書き込み）する前に、第２ＣＰＵ１２によるアクセス中でないことが事前に確認され、アクセス中でなければ、ＥＥＰＲＯＭ１３へアクセスする旨が第２ＣＰＵ１２に通知される。 - 特許庁

A circuit 30 for forcibly changing an operation state changes an internal circuit operation into a read-out operation state when the change of an address signal is detected by an address transition detecting circuit 10, a write-in signal (WE bar) is in a L state and write-in access is externally specified.例文帳に追加

動作状態強制変更回路３０は、アドレス遷移検出回路１０でアドレス信号の変化が検出され、かつ、書込み信号（ＷＥバー）がＬ状態で外部から書込みアクセスの指定がある場合、内部回路動作を強制的に読出し動作状態にする。 - 特許庁

When a CPU 6 issues a read or write request to a memory bank B 13, an arbitration circuit 9 immediately sends the read or write request from the CPU 6 to a bank B access circuit 15, and the CPU 6 reads or writes data from/in the memory bank B 13.例文帳に追加

ＣＰＵ６からメモリバンクＢ１３に対するリード或いはライト要求が発生すると、調停回路９は、ＣＰＵ６からのリード或いはライト要求を直ちにバンクＢアクセス回路１５に送り、ＣＰＵ６は、メモリバンクＢ１３に対してデータのリード或いはライトを行う。 - 特許庁

Prerequisites for the implementation are: firstly, use of the serial interface 110 providing a serial clock signal SCLK; secondly, write access to SPRAM 120 has to occur at the end of serial transmission; thirdly, a write strobe impulse has to be short compared to the original read strobe.例文帳に追加

インプリメンテーションの前提として、第１にシリアルクロック信号ＳＣＬＫを供給するシリアルインタフェース１１０を使用し、第２にＳＰＲＡＭ１２０に対する書き込みアクセスはシリアル伝送の終了時に発生する必要があり、第３に書き込みストローブインパルスは原読み出しストローブに比べて短い。 - 特許庁

When each GPP performs access to the DPRAM 26 in timing which is asynchronous with the clock signal, the FPGA 240 raises write completion interruption to each GPP according as one GPP writes data in an asynchronous area in order to transmit write completion notification to the other GPP.例文帳に追加

各ＧＰＰがクロック信号に対し非同期のタイミングでＤＰＲＡＭ２６にアクセスする場合、ＦＰＧＡ２４０は、一方のＧＰＰの非同期エリアへのデータ書き込みに応じて、もう一方のＧＰＰに対して書込み完了通知を発信するために、書込み完了割込みをあげる。 - 特許庁

Furthermore, with a low voltage detection circuit for securing an access time of the management region, and a flag value is confirmed before the write-in of the management area, so that power source interruption can be prevented from occurring during data management region write-in, and so that data structure breakdown in the external recording medium can be prevented.例文帳に追加

さらに、管理領域のアクセス時間を保証する低電圧検出回路を設け、管理領域の書込み前にはフラグ値を確認することで、データ管理領域書込み中に電源遮断が発生しない仕組みとし、外部記録メディア内のデータ構造破壊を防止する。 - 特許庁

A request FIFO for storing a memory access request, a read FIFO for storing data read out of the memory in case of a memory read request, and a write FIFO for storing data to be written in the memory in case of a memory write request are installed in each unit.例文帳に追加

メモリアクセス要求を格納するためのリクエストＦＩＦＯ、メモリリード要求の場合にメモリから読み出したデータを格納するためのリードＦＩＦＯおよびメモリライト要求の場合にメモリに書き込むデータを格納するためのライトＦＩＦＯを、それぞれユニットごとに設置する。 - 特許庁

A channel adaptor (41) for open and a channel adaptor (44) for a main frame are separately provided, and the channel adaptor (44) for the main frame is connected through front routers (6-0, 6-1) to a plurality of control manager (40), and mirroring in write processing is performed in parallel to the write access of the main frame system host.例文帳に追加

オープン用チャネルアダプタ（４１）とメインフレーム用チャネルアダプタ（４４）を別に設け、メインフレーム用チャネルアダプタ（４４）を、フロントルータ（６−０，６−１）を介し複数のコントロールマネージャ（４０）に接続し、メインフレーム系ホストのライトアクセスに対し、ライト処理におけるミラーリングを、並行に実行する。 - 特許庁

In a data rewriting method, a re-write program is inputted as the serial data from a write device 60 connected to a connector 90 by the control of a scan chain, and transmitted to either of scan chains 27, 28 selected by an access port 92, and stored in a SRAM 26 through a register 29.例文帳に追加

スキャンチェーンの制御により、コネクタ９０に接続されている書き込み装置６０から書き換えプログラムをシリアルデータとして入力し、アクセスポート９２により選択されたスキャンチェーン２７，２８の何れかに転送し、レジスタ２９を介してＳＲＡＭ２６に格納する。 - 特許庁

Six kinds of access attributes which are "read/write available", "read-only", "read/write disable", "read capacity 0", "inquiry stop" and "S-vol disable" can be set in a storage system such as a RAID system in each logical device 101.例文帳に追加

ＲＡＩＤシステムのような記憶システムにおいて、論理デバイス１０１毎にＲｅａｄ／Ｗｒｉｔｅ可能、Ｒｅａｄ Ｏｎｌｙ、Ｒｅａｄ／Ｗｒｉｔｅ不可、Ｒｅａｄ Ｃａｐａｃｉｔｙ０、Ｉｎｑｕｉｒｙ抑止、Ｓ−ｖｏｌ ｄｉｓａｂｌｅの６種類のアクセス属性が設定できる。 - 特許庁

To provide the memory managing method of an operating system for preventing the occurrence of any cache miss against any writing in an adjacent memory block even when performing access to a memory block boundary part by cache line access, and for preventing the occurrence of memory destruction due to write back in a simple constitution.例文帳に追加

キャッシュラインアクセスでメモリブロック境界部分にアクセスしても、隣接するメモリブロックへの書き込みに対してキャッシュミスが発生せず、ライトバックによるメモリ破壊の発生を防止でき、簡単な構成でメモリ破壊を防止するオペレーティングシステムのメモリ管理方法を提供する。 - 特許庁

Then all central processing units, I/O adapters, and fetch/store controllers 11 and 13 gain read access and write access to the pipelines 13.例文帳に追加

リモート資源マネージャが、対称マルチプロセッサの２つのクラスタ間のインタフェースを管理し、リモート記憶制御装置により資源を管理し、所望のオペレーションを実行するエージェントとして作用するリモート制御装置に作業を分配し、リモート・リクエスタが作業処理のために使用可能な場合にだけ転送される。 - 特許庁

During file server transfer, the program executes, based on the acquired file sharing set information and volume set information of the old file server, a file read/write request from a file sharing access program of a host computer to the volume through a block access program of the old file server.例文帳に追加

そして、ファイルサーバ移行中は、取得した旧ファイルサーバのファイル共有設定情報とボリューム設定情報とに基づき、ホスト計算機の前記ファイル共有アクセスプログラムからのファイル読み書き要求を、旧ファイルサーバのブロックアクセスプログラムを介しボリュームに対して実施する。 - 特許庁

In a light-quantity unevenness correction value storage part 81 which is provided in an LPH driving part 55 and wherein a light-quantity unevenness correction value corresponding to each LED 62 is stored, a write port for writing and a read port for reading are composed of a single port RAM (Random Access Memory) which is composed of a single port.例文帳に追加

ＬＰＨ駆動部５５に設けられ、各ＬＥＤ６２に対応する光量むら補正値を格納する光量むら補正値記憶部８１は、書き込み用のライトポートおよび読み出し用のリードポートが単一のポートにて構成されるシングルポートＲＡＭ(Random Access Memory)により構成される。 - 特許庁

To enable a single X-Y address input to perform both burst read access and burst write access, and also to simultaneously perform the input and output of data having the same X-Y address, in a memory apparatus used for digital processing of moving images.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、単一のＸ−Ｙアドレス入力で、バースト読み出しアクセス及び書き込みアクセスの双方を行うことができるようし、また同じＸ−Ｙアドレスを有するデータの入力及び出力を同時に行えるようにする。 - 特許庁

When any cache mistake occurs, a control circuit 26 stores, on the basis of an access request from the CPU 11, the output data of the CPU 11 in the write buffers 22a and 22b, and reads the data of a line including the data corresponding to the access request from a main memory, and writes the data in the cache memory 21.例文帳に追加

制御回路２６は、ＣＰＵ１１からのアクセス要求に基づいて、キャッシュミスが発生した場合には、ＣＰＵ１１の出力データをライトバッファ２２ａ，２２ｂに格納するとともに、アクセス要求に対応するデータを含むラインのデータをメインメモリからデータを読み出してキャッシュメモリ２１に書き込む。 - 特許庁

If the predicted rotation waiting time exceeds the prescribed time, the CPU 101 sets a disk access parameter for accessing a disk designated by the selected write command in the register part 110a of an HDC 110 to start the disk access control of the HDC 110.例文帳に追加

ＣＰＵ１０１は、予測された回転待ち時間が規定時間を超える場合、上記選択されたライトコマンドによって指定されたディスクアクセスのためのディスクアクセスパラメータをＨＤＣ１１０のレジスタ部１１０ａに設定して、当該ＨＤＣ１１０によるディスクアクセス制御を起動する。 - 特許庁

The serial communication controller for performing read/write access to a plurality of registers on the basis of an address to be applied from a host is provided with a batch processing circuit for simultaneously performing access to the plurality of registers on the basis of the address assigned from the host.例文帳に追加

ホストから与えられるアドレスに基づいて、複数台のレジスタに対してリード／ライト・アクセスを行うシリアル通信コントローラにおいて、前記ホストから与えられたアドレスに基づいて、複数の前記レジスタを同時にアクセスする一括処理回路を備えたことを特徴とするシリアル通信コントローラ。 - 特許庁

To the processor Pj for which a selection signal SLj is activated and the access right to the coprocessor is provided, the access right is continuously imparted while the processing request signal RQj is active, that is, until a series of operations (date write, processing execution and resultant data read) to the coprocessor CP are completed.例文帳に追加

選択信号ＳＬｊがアクティブにされコプロセッサへのアクセス権を有するプロセッサＰｊには、処理要求信号ＲＱｊがアクティブである間、即ちコプロセッサＣＰに対する一連の動作（データ書込，処理実行，結果データ読出）が完了するまで連続してアクセス権が付与される。 - 特許庁

Thereby, the access to the temporary storage means is constituted of three times of access of write-in processing of row direction data, error correction processing in a column direction, and output processing in a row direction by processing simultaneously conforming to features of data operation, thereby, accessing times to the temporary storage means can be reduced.例文帳に追加

よって、データ演算の特徴に従い同時に処理することで、一時記憶手段へのアクセスは行方向データの書き込み処理、列方向の誤り訂正処理、行方向の出力処理の３アクセスにより構成でき、一時記憶手段へのアクセスを減らすことができる。 - 特許庁

To reduce a processing step of data transmission control of a CPU and occupied time of a CPU control bus by performing data transmission control from a memory to a device by CPU by one access of only write access in relation to a data transmission control method and the device in the CPU control bus.例文帳に追加

ＣＰＵ制御バスにおけるデータ転送制御方法及び装置に関し、ＣＰＵによるメモリからデバイスへのデータ転送制御を、ライトアクセスのみの１回のアクセスで行い、ＣＰＵのデータ転送制御の処理ステップ及びＣＰＵ制御バスの占有時間を削減する。 - 特許庁

mode is one of 'r' for read-only (record) access,'w' for write-only (playback) access and 'rw' for both.Since many sound cards only allow one process to have the recorder or player open at a time, it is a good idea to open the device only for the activity needed.例文帳に追加

mode は読み出し専用アクセスの場合には 'r'、書き込み専用 (プレイバック) アクセスの場合には 'w'、読み書きアクセスの場合には 'rw' にします.多くのサウンドカードは一つのプロセスが一度にレコーダとプレーヤのどちらかしか開けないようにしているため,必要な操作に応じたデバイスだけを開くようにするのがよいでしょう。 - Python

The CPU has a processor core 10, a DMA controller 11, a register 13 and a counter 14 for measuring the time of access to the external bus and two AND circuits 17a and 17b for issuing a write signal 123 and a read signal 124 to the external bus at timing of access to the external bus.例文帳に追加

ＣＰＵは、プロセッサコア１０、ＤＭＡコントローラ１１、外部バスへのアクセス時間を計測するレジスタ１３とカウンタ１４、外部バスへの書き込み信号１２３と読み出し信号１２４を外部バスへのアクセスのタイミングで発行する二つのＡＮＤ回路１７ａ、１７ｂを有する。 - 特許庁

Thus, the write-in position of the HDD 2 always goes ahead from a read-out position, and since a recording area is enlarged, a trick play by the random access of the HDD 2 becomes possible within this recording area.例文帳に追加

従って、ＨＤＤ２の書き込み位置は、読み出し位置に常に先行し、記録領域が拡大するために、この記録領域内でＨＤＤ２のランダムアクセスによるトリックプレイが可能になる。 - 特許庁

In addition, the stabilization materials 55 and 56 provides isolation at peripheries of the layers 50-54 to prevent electrical coupling to a conductor to be used for providing a read and write access to the magnetic memory cell 40.例文帳に追加

また、安定化材料５５および５６は、層５０〜５４の縁の絶縁を提供し、磁気メモリ・セル４０に対する読み書きアクセスを提供するために使用される導体への電気的結合を防ぐ。 - 特許庁

A request for a file access (write) to a memory card is generated at the time of protect and format processing to a photographed image in a reproduction mode and recording processing of the photographed image in a photographing mode.例文帳に追加

再生モードでの撮影画像に対するプロテクトやフォーマット処理、および撮影モードでの撮影画像の記録処理時などにおいて、メモリカードに対するファイルアクセス（書き込み）の要求が発生する。 - 特許庁

Further, for a period when the reduction processing section 5 applies no write access to the RAM 7 because the reduction processing section 5 executes the reduction processing, the data after the reduction processing stored in the buffer 6 are transferred to the RAM 7.例文帳に追加

また、縮小処理中のために縮小処理部５からＲＡＭ７への書き込みアクセスが行われていない期間に、バッファ６に保持された縮小処理後のデータをＲＡＭ７に転送する。 - 特許庁

The respective areas are connected to one usable processor, so jobs which require write access to the areas as to only one of many processors are defined for the respective tasks.例文帳に追加

各々の領域は、１つの利用可能なプロセッサと結びついているので、各々のタスクについて、多数のプロセッサのうち一台についてのみ領域への書込みアクセスを必要とするジョブが定義される。 - 特許庁

To provide a recording and reproducing device and method, and a recording and reproducing system, which prevent the decline of an access performance in a substituting processing in an area where a write speed is considered as important.例文帳に追加

書き込み速度を重視する領域において代替処理におけるアクセス性能の低下を防止することができる記録再生装置及び方法、並びに記録再生システムを提供する。 - 特許庁

If the register is the subject of a data hazard, a calculating unit 22 calculates the number of execution machine cycles based on the register write access time, the read protection period, and the number of second execution machine cycles for the instructions.例文帳に追加

算出部２２は、レジスタがデータハザードの対象になっている場合、レジスタライトアクセス時間、読み出し禁止期間、命令に対する第２実行マシンサイクル数に基づいて実行マシンサイクル数を算出する。 - 特許庁

An arbitration circuit 108 is configured to accept a read/write request from a master 101 such as a CPU for which low latency is required with a fixed interval so that the master 101 can perform memory access with low latency.例文帳に追加

調停回路１０８は、低レイテンシが求められるＣＰＵ等のマスタ１０１からのリードライト要求を一定間隔で受け付けることで、マスタ１０１が低レイテンシでメモリアクセスを行う。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

Thereby, the disk drive can decide whether or not it can write or read the 1st data unit which is the target of the command by referring to the flag information, when access is required for emulation.例文帳に追加

これによりディスクドライブ装置では、エミュレーションとしてアクセス要求があった際に、フラグ情報を参照して、コマンド対象の第１のデータ単位について、書き込み又は読み出しの可／不可を判断できる。 - 特許庁

When requested access is for data write to a memory cell 100, the semiconductor storage device 10 sets the maximum count value in a carry-up part 111 of an address counter 110 to 128 bits.例文帳に追加

半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの書き込みである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を１２８ビットに設定する。 - 特許庁

When the means 21 writes data in the bridge memory 31, a low-order bus control means 22 reads written data from the bridge memory 31 and performs write access for writing to a peripheral circuit 50.例文帳に追加

下位バス制御手段２２は、上位バス制御手段２１がブリッジメモリ３１にデータを書き込むと、その書き込まれたデータをブリッジメモリ３１から読み出し、周辺回路５０に対して書き込むライトアクセスを行う。 - 特許庁

To provide the access method of a device for simplifying a procedure to make a host device read the data by designating the data I/O of the remote device, and write back data to the data I/O of the same address.例文帳に追加

ホストデバイスがリモートデバイスのデータＩ／Ｏを指定したデータのリードを行った後、同一のアドレスのデータＩ／Ｏに対するデータの書き戻し手順を簡略化できる、デバイスのアクセス方法を提供する。 - 特許庁