「write cycle」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A write start is controlled to be delayed by at least one cycle.例文帳に追加

また、書き込み開始を１サイクル以上遅らせるように制御する。 - 特許庁

HISTOGRAM GENERATION WITH MULTIPLE INCREMENT READ-MODIFY-WRITE CYCLE例文帳に追加

複数のインクリメントを行うリード・モディファイ・ライトサイクルでのヒストグラム生成 - 特許庁

In a write cycle, the address of write destination is given in the form of a gray code, and data are written in a RAM.例文帳に追加

ライトサイクルにて、ＲＡＭに対し、書き込み先のアドレスをグレイコードで与えてデータを書き込ませる。 - 特許庁

The write cycle is shortened by the parallel processing of the writing operation.例文帳に追加

上記書込み動作の並列処理によってライトサイクルを短くする。 - 特許庁

A store controller 20 and a reading/writing control circuit 100 latch input write data in the boundary scan cell until the next write cycle of a write cycle in which write data are inputted from the terminal 22 during a late writing operation.例文帳に追加

ストコントローラ２００および読出し／書込み制御回路１００は、レイトライト動作時に、端子２２よりライトデータが入力されたライトサイクルの次のライトサイクルまで、入力されたライトデータをバウンダリスキャンセル１にラッチさせる。 - 特許庁

cycle is detected, it'll write the first one found to standard error. 例文帳に追加

循環が見付かった場合には、最初の循環を標準出力に書く。 - JM

At the time of detecting write-end, a down-counter (timer) 31 starts counting by using the shortest interval of a write cycle as an initial value.例文帳に追加

write_endを検出すると、ダウンカウンタ（タイマ）３１は最短のライトサイクルの間隔を初期値としてカウントを始める。 - 特許庁

To provide a thin film magnetic storage device which attains a high speed write by suppressing a peak current of write current at the start of a write cycle.例文帳に追加

薄膜磁性体記憶装置において、書込時サイクル開始時の書込電流のピーク電流を抑制して、高速書込を実現する。 - 特許庁

To enable write and read operations in the same clock cycle.例文帳に追加

同じクロック周期の間に書き込みと読み込み動作を行えるようにすること。 - 特許庁

The latch function circuit 50 latches a write command, write data and an addresses under the control of the latch control circuit 3 and delays a write cycle being viewed from a memory 2 by one clock component.例文帳に追加

ラッチ機能回路５０はラッチ制御回路３の制御のもと、ライトコマンド、ライトデータ、アドレスをラッチし、メモリ２から見えるライトサイクルを１クロック分遅らせる。 - 特許庁

To provide a memory array write-in port which can write data in an array of a memory cell two times in each clock cycle.例文帳に追加

各クロックサイクルにおいて、メモリセルのアレイにデータを２回書き込むことができるメモリアレイ書き込みポートを提供する。 - 特許庁

A write control circuit 104 repeats write operation with write voltage Vw until a memory cell transistor 106 is turned off by readout voltage Vr-ΔVr in a first write cycle, further, the circuit 104 repeats write operation with write voltage Vw-ΔVw until the memory cell transistor 106 is turned off by readout voltage Vr in a second write cycle.例文帳に追加

書込制御回路１０４は、第１の書き込みサイクルでは、メモリセルトランジスタ１０６が読出電圧Ｖr −ΔＶr でオフするようになるまで、書込電圧Ｖw での書込動作を繰り返し、さらに、第２の書込サイクルでは、メモリセルトランジスタ１０６が読出電圧Ｖr でオフするようになるまで、書込電圧Ｖw −ΔＶw での書込動作を繰り返す。 - 特許庁

In a write-cycle succeeding to this read-cycle, an operation mode to be entered is decided based on data externally specified.例文帳に追加

このリードサイクルに続くライトサイクルにおいて、外部から指定されたデータに基づき、エントリーすべき動作モードが確定される。 - 特許庁

A master latch circuit 11 and the slave latch circuit 23 are controlled by CLK generated in both cycles of a write-cycle and a read-cycle.例文帳に追加

マスタラッチ回路１１とスレーブラッチ回路２３とはライト、リード両サイクルともに発生するＣＬＫで制御される。 - 特許庁

To provide a synchronous semiconductor storage device capable of increasing a read/write time in one cycle of a clock signal that defines a read write cycle time of an array unit.例文帳に追加

アレイユニットのリードライトサイクルタイムを規定するクロック信号の1周期中のリード／ライト時間を増加することが可能な同期型半導体記憶装置を提供する。 - 特許庁

That is, when the row cycle and each column cycle are finished, each write-word line WWL is made non-activation, and supply of a data write-in current Ip made to flow in the fixed direction is stopped temporarily in spite of write-in data.例文帳に追加

すなわち、ロウサイクルおよび各コラムサイクルの終了時には、各ライトワード線ＷＷＬを非活性化にて、書込データによらず一定方向に流されるデータ書込電流Ｉｐの供給は一旦停止される。 - 特許庁

To provide a write-driver of a DRAM in which operation speed of a write-in cycle of a DRAM is increased, erroneous write-in for a cell not to be written is prevented, and which performs stable write-in.例文帳に追加

本発明は、ＤＲＡＭの書き込みサイクルを高速化すると共に、書き込みを行わないセルへの誤書き込みを防止し、安定した書き込みを行うＤＲＡＭのライト・ドライバーを提供することにある。 - 特許庁

CONTENT ADDRESSABLE MEMORY HAVING READ-OUT/WRITE-IN FUNCTION WHICH DOES NOT INTERRUPT CONTINUOUS RETRIEVING CYCLE例文帳に追加

連続検索サイクルを中断させない読み出し／書き込み機能を有するコンテントアドレサブルメモリ - 特許庁

To perform simultaneously 'read', 'write', 'active', and 'precharge' operations in a single clock cycle.例文帳に追加

単一のクロックサイクルにおいて「リード」、「ライト」、「アクティブ」、および「プリチャージ」動作を同時に実行する。 - 特許庁

CONTENT ADDRESSABLE MEMORY WITH READ/WRITE FUNCTION CAUSING NO INTERRUPTION OF CONTINUOUS RETRIEVAL CYCLE例文帳に追加

連続検索サイクルを中断させない読み出し／書き込み機能を有するコンテントアドレサブルメモリ - 特許庁

At the time, a kind of operation mode is set in a first write-cycle, conditions of the operation mode are set in the next cycle.例文帳に追加

このとき、最初のライトサイクルで動作モードの種類が設定され、その次のサイクルで動作モードの条件が設定される。 - 特許庁

Also in a write control circuit, the burst length is changed according to whether a write instruction is given to a cycle before a write instruction/W is given.例文帳に追加

また書き込み制御回路において、書き込み命令／Ｗが与えられた前のサイクルに書き込み命令が与えられたか否かによってバースト長を変更する。 - 特許庁

In data write-in operation of a page mode, activation of a write-word line WWL of a selected row corresponding to a row address input on a row cycle is controlled for each column cycle.例文帳に追加

ページモードでのデータ書込動作において、ロウサイクルで入力されたロウアドレスに対応する選択行のライトワード線ＷＷＬの活性化は、コラムサイクルごとに制御される。 - 特許庁

To reduce current consumption at the time of auto-refresh, to improve the reliability of a cell, and to improve the margin of a cycle time in FCRAM having a 'Late Write' function.例文帳に追加

「Late Write」機能を有するFCRAM において、オートリフレッシュ時の消費電流の低減、セル信頼性の向上、サイクルタイムのマージンアップを図る。 - 特許庁

When a write control signal reports the end of a write cycle, the equalization signal starts precharge and equalization of the paired bit lines.例文帳に追加

書込み制御信号が書込みサイクルの終わりを知らせるときに、等化信号は、ビット・ライン対のプリチャージおよび等化を開始する。 - 特許庁

This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁

In each dummy read cycle, the data are read out with dummy from an address in a RAM to which data are to be written in the next write cycle under the control of a CPU.例文帳に追加

ＣＰＵは、各ダミーリードサイクルにて、ＲＡＭに対し、次回のライトサイクルで書き込むアドレスについてダミーでデータを読み出させる。 - 特許庁

To provide a semiconductor memory in which refresh-operation is not hindered by late-write and further, current consumption in a write-in cycle in which late-write is performed can be reduced.例文帳に追加

レイトライトによってリフレッシュ動作が阻害されることがなく、しかもレイトライトが行われる書き込みサイクルでの消費電流を低減することができる半導体記憶装置を提供すること。 - 特許庁

In a successive cycle of a second write command, a DQ write-driver is driven conforming to the first control signal latched in the DM register.例文帳に追加

次続する第２の書き込みコマンドのサイクルにおいて、ＤＭレジスタにラッチした第１の制御信号に従ってＤＱライトドライバを駆動する。 - 特許庁

A write-driver circuit 1090 gives write-in data of which level is reversed every write-in cycle to a selected memory cell based on write-in data held in a latch circuit 1073a at the point of time at which write-in operation in a test operation mode is specified, in a test operation mode.例文帳に追加

ドライバ回路１０９０は、テスト動作モードにおいては、テスト動作モードにおける書込動作が指定された時点で、ラッチ回路１０７３ａに保持された書込データに基づいて、書込サイクルごとにレベルが反転する書込データを選択されたメモリセルに与える。 - 特許庁

The comparator 10a compares an input voltage V_IN input in a current write-in cycle with a data line DL voltage (output voltage V_OUT) set in the preceding write-in cycle.例文帳に追加

コンパレータ１０ａは、現書き込みサイクルにおいて入力された入力電圧Ｖ_INと、直前の書き込みサイクルにおいて設定されているデータ線ＤＬの電圧（出力電圧Ｖ_OUT）とを比較する。 - 特許庁

The number of source lines driven to be selected in one data write cycle is reduced, and the write voltage is stably supplied to the source lines.例文帳に追加

１つのデータ書込サイクルにおいて選択状態へ駆動されるソース線の数を低減し、安定にソース線に対して書込電圧を供給する。 - 特許庁

A write-in clock generation circuit 8 changes a write-in clock so as to negate the cycle and the amplitude of the variance of the scanning time being the calculated result.例文帳に追加

書込クロック生成回路８は、その算出結果である走査時間のばらつきの周期および振幅をうち消すように、書込クロックを変化させる。 - 特許庁

A target write to the interface is performed to indicate that the emulation cycle can proceed.例文帳に追加

エミュレーションサイクルが進行可能であることを指示するために、インターフェースへのターゲット書き込みが実行される。 - 特許庁

To shorten a read-write-cycle being an interval between read-out operation and write-in operation by making read-data latency and write-data latency same.例文帳に追加

リードデータレイテンシーとライトデータレイテンシーとを同一にすることで、読み出し動作と書き込み動作との間隔であるリードライトサイクルを短縮することが可能である半導体記憶装置を提供することを目的とする。 - 特許庁

The operation of a timer circuit is controlled by an operation signal outputted from a power source voltage detecting circuit, an erase cycle time and a write cycle time can be shortened without changing a discharge cycle time.例文帳に追加

電源電圧検出回路から出力される動作信号によりタイマー回路の動作を制御し、ディスチャージサイクル時間を変えずに、イレースサイクル時間とライトサイクル時間を短時間にすることを可能とする。 - 特許庁

The write-amplifier 23 writes selectively and simultaneously write-in data held in the write-register 22 corresponding to the set write-release flag Wrk in a memory cell array 11 when interruption of the burst cycle is indicated by a control signal/CE.例文帳に追加

ライトアンプ２３は，制御信号／ＣＥによってバーストサイクルの中止が指示されたとき，セットされているライトリリースフラグＷＲｋに対応するライトレジスタ２２ｋに保持されている書込データを，選択的に，且つ，同時にメモリアレイ１１に書き込む。 - 特許庁

In a data rewriting mode, write-in operation of data of one page and verify-read-out operation confirming a write-in state are repeated until finish of write-in is confirmed or it is discriminated that a write-in cycle reaches the maximum number of times.例文帳に追加

データ書き換えモードでは、１ページ分のデータの書き込み動作及び、書き込み状態を確認するベリファイ読み出し動作を、書き込み完了が確認されるか又は書き込みサイクルが最大回数に達したことが判定されるまで繰り返す。 - 特許庁

The address coincidence and comparison circuit 160 is made a non-operation state in a clock cycle in which write-in operation is indicated.例文帳に追加

アドレス一致比較回路１６０は、書込動作が指示されたクロックサイクルにおいては、非動作状態とされる。 - 特許庁

To provide a semiconductor memory apparatus in which a random cycle time (tRC) at the time of write-in operation can be reduced.例文帳に追加

書き込み動作時におけるランダムサイクルタイム(ｔＲＣ）を低減できる半導体記憶装置を提供する。 - 特許庁

A master latch circuit 12 and a slave latch circuit 21 are register for write-only and the master latch circuit 12 and slave latch circuits 21, 22 are controlled by WCLK generated in a write-cycle.例文帳に追加

マスタラッチ回路１２とスレーブラッチ回路２１とがライト専用レジスタで、マスタラッチ回路１２とスレーブラッチ回路２１，２２とはライトサイクルで発生するＷＣＬＫで制御される。 - 特許庁

To improve a cycle time at the time of writing or at the time of reading when write-operation is performed during burst read-operation or read- operation is performed during burst write-operation.例文帳に追加

バーストリード動作中にライト動作が入る際またはバーストライト動作中にリード動作が入る際に、ライト時またはリード時のサイクルタイムの向上を図ることを特徴とする。 - 特許庁

The first input buffer is activated when a write-command is input, after the write-command is input, the buffer is non-activated after the prescribed cycle of the clock signal.例文帳に追加

前記第１入力バッファは、ライトコマンドが入力された場合に活性化され、ライトコマンドが入力された後、前記クロック信号の所定サイクル後に非活性化される。 - 特許庁

Thereby, risk of data erroneous write-in due to magnetic noise can be reduced in comparison with the case in which activation of the write--word line WWL of a selected row is kept in each column cycle.例文帳に追加

これにより、各コラムサイクルで選択行のライトワード線ＷＷＬの活性化を維持する場合と比較して、磁気ノイズによるデータ誤書込の危険性を低下できる。 - 特許庁

Further, a logic circuit 1100 gives an operation command for performing pre-charge operation to a DRAM module 1200 in an operation cycle directly after a cycle of block write-in operation.例文帳に追加

さらに、ロジック回路１１００は、ブロック書込み動作のサイクル直後の動作サイクルにおいて、プリチャージ動作を行なうための動作コマンドをＤＲＡＭモジュール１２００に与える。 - 特許庁