びびっときたの英語

また、符号化処理選択部４２０は、可逆モデルを用いると判断するときは、画像データを、予測符号化部４００に対して出力し、それ以外のときは、画像データを、画素値抽出部４０４およびビットマップ生成部４０６に対して出力する。例文帳に追加

The encoding process selector 420 outputs the image data to a prediction encoding part 400 when determined the reversible model is used, and for the rest, outputs the image data to a picture element value extracting part 404 and a bitmap generating part 406. - 特許庁

ビット線およびビット線間の差動電圧が該強化センス増幅器の最小検出可能しきい値を超えると、該強化センス増幅器は、読取り制御回路への帰還信号を有効にし、それによって、ビット線およびビット線間の差動電圧が、該センス増幅器による検出可能な最小差動電圧に達すると直ちに読取り動作を実質的に停止させる。例文帳に追加

When differential voltage between bit lines exceeds the minimum detectable threshold of the reinforced sense amplifier, the reinforced sense amplifier makes a feedback signal to a reading control circuit valid, thereby, when differential voltage between bit lines reaches the minimum differential voltage being detectable by the sense amplifier, reading operation is immediately stopped substantially. - 特許庁

覆工コンクリートＣにおける空洞調査対象位置を、フィード圧および打撃圧を所定値に保ちながら削岩機４のビット２により削孔しつつ、そのときのビット２の削孔速度およびビット２に加わるトルク負荷の変化によって、空洞Ｖの有無およびその大きさを推定する。例文帳に追加

While excavating a hole in a cavity investigating object position in lining concrete C by a bit 2 of a rock drill 4 while keeping feed pressure and stroke pressure in a prescribed value, the existence and the size of the cavity V are estimated by a change in a hole excavating speed of the bit 2 and a torque load applied to the bit 2 at that time. - 特許庁

リモート部５は、同期信号間に時系列的に形成した複数区間に対して第１のデジタルデータ信号の各ビットを対応させ、それら同期信号及びビット信号の有無によって第１の高周波信号を変調して外部へ伝送する。例文帳に追加

A remote part 5 makes the respective bits of a first digital data signal correspond to a plurality of blocks time sequentially formed between synchronizing signals and in accordance with the presence/absence of such synchronizing signals and bit signals, a first high frequency signal is modulated and transmitted to the outside. - 特許庁

ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。例文帳に追加

A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU. - 特許庁

ワードライン、抵抗変化素子パターン、半導体層パターン及びビットラインの積層構造を含み、抵抗変化素子パターンと半導体層パターン又は半導体層パターンとビットラインはショットキーダイオードを形成することを特徴とするショットキーダイオードを用いたマグネチックＲＡＭである。例文帳に追加

The magnetic RAM using the Schottky diode includes a stacked structure of word lines, a resistance variation pattern, and bit lines and is characterized by that a resistance variation element pattern and the semiconductor layer pattern or the semiconductor layer pattern and bit lines form the Schottky diode. - 特許庁

光電変換装置の一部を構成するＰ型半導体基板上の光センサで受光され、光電変換された電荷を伝達する伝達回路にＮｃｈトランジスタのみで構成された光電変換回路とその出力回路をソースフォロア回路を用いて構成し、シフトレジスタからの初期化信号、リセット信号、読み出し信号及びビット選択信号に基づき、シグナル電圧と基準電圧とを出力した。例文帳に追加

A signal voltage and a reference voltage are outputted, based on an initialization signal from a shift resistor, a reset signal, a read signal, and a bit selection signal. - 特許庁

強誘電体記憶装置の選択電圧調整方法は、強誘電体メモリセル１８に所定電圧刻みで複数の検査電圧Ｖ_＋Ｓ０〜Ｖ_＋Ｓ４を順次印加した時に、その強誘電体メモリセルに接続されたワード線１４及びビット線１６のいずれか一方を介して出力される電圧Ｖ_０〜Ｖ_４をそれぞれ検出する工程を有する。例文帳に追加

The selection voltage adjustment method of the ferroelectric storage device has a step for respectively detecting voltages V_0 to V_4 outputted via either one of a wordline 14 and a bit line 16 connected to a ferroelectric memory cell 18 when a plurality of inspection voltages V_+S0 to V_+S4 are successively applied to the ferroelectric memory cell 18 in a prescribed unit of voltage. - 特許庁