MGAとは 意味・読み方・使い方

SeeAlso X(7), Xserver(1), xdm(1), xinit(1), XF86Config(5), xf86config(1), xf86cfg(1),xvidtune(1), apm(4), ati(4), chips(4), cirrus(4), cyrix(4), fbdev(4), glide(4),glint(4), i128(4), i740(4), i810(4), imstt(4), mga(4), neomagic(4), nv(4),r128(4), rendition(4), s3virge(4), siliconmotion(4), sis(4), sunbw2(4),suncg14(4), suncg3(4), suncg6(4), sunffb(4), sunleo(4), suntcx(4), tdfx(4),tga(4), trident(4), tseng(4), v4l(4), vesa(4), vga(4), README http://www.xfree86.org/current/README.html, RELNOTES http://www.xfree86.org/current/RELNOTES.html, README.mouse http://www.xfree86.org/current/mouse.html, README.DRI http://www.xfree86.org/current/DRI.html, Status http://www.xfree86.org/current/Status.html, Install http://www.xfree86.org/current/Install.html.発音を聞く 例文帳に追加

関連項目X(7), Xserver(1), xdm(1), xinit(1),XF86Config(5x), xf86config(1), xf86cfg(1), xvidtune(1),apm(4),ati(4),chips(4),cirrus(4),cyrix(4),fbdev(4),glide(4),glint(4),i128(4),i740(4),i810(4),imstt(4),mga(4),neomagic(4),nv(4),r128(4),rendition(4),s3virge(4),siliconmotion(4),sis(4),sunbw2(4),suncg14(4),suncg3(4),suncg6(4),sunffb(4),sunleo(4),suntcx(4),tdfx(4),tga(4),trident(4),tseng(4),v4l(4),vesa(4),vga(4),README,RELNOTES,README.mouse,README.DRI,Status,Install - XFree86

The mga driver is not able to auto-detect the presence of of SDRAM on secondary heads in multihead configurations so this option will often need to be specified in multihead configurations.例文帳に追加

mga ドライバは、マルチヘッド構成では二番目のカードが SDRAM を積んでいるかどうか自動検出できないので、このオプションはマルチヘッド構成では指定する必要があることが多い。 - XFree86

A target intake air quantity MGA is calculated on the basis of accelerator opening, and the intake valve closing timing is controlled so as to realize this target intake air quantity MGA, and the request torque is secured.例文帳に追加

また、アクセル開度等に基づいて目標吸入空気量ＭＧＡを算出し、この目標吸入空気量ＭＧＡを実現するように吸気バルブ閉弁タイミングを制御して、要求トルクを確保する。 - 特許庁

This nonvolatile semiconductor storage device is provided with channel forming regions CH1, CH2a, CH2b, two source drain regions S/D composed of first conductivity semiconductor sandwiching the channel forming regions, and gate electrodes MGa, MGb which are formed on the channel forming regions interposing laminated layer films GD having charge storing ability.例文帳に追加

チャネル形成領域ＣＨ１，ＣＨ２ａ，ＣＨ２ｂと、チャネル形成領域を挟む第１導電型半導体からなる２つのソース・ドレイン領域Ｓ／Ｄと、電荷蓄積能力を有した積層膜ＧＤを介在させてチャネル形成領域上に形成されたゲート電極ＭＧａ，ＭＧｂとを有している。 - 特許庁