dram at aとは 意味・読み方・使い方

To provide a DRAM having a DRAM core circuit incorporating a ROM function by which desired fixed data stored in a chip can be written in a DRAM cell simply and at high speed.例文帳に追加

チップに内蔵された所望の固定データをDRAMセルに簡単かつ高速に書き込み可能なROM 機能内蔵DRAMコア回路を有するDRAMを提供する。 - 特許庁

To shorten a test time when plural DRAM circuits incorporated in a LSI is tested and to transfer read-out data of plural DRAM circuit at high speed.例文帳に追加

LSI に搭載された複数のDRAM回路をテストする際のテスト時間を短縮したり、複数のDRAM回路の読み出しデータを高速に転送させる。 - 特許庁

To provide a two phase pre-charge circuit coping with quality request for a low power DRAM element and a cancel circuit for current at the time of standby of short circuit of a DRAM element constituted by combining the circuits.例文帳に追加

低パワーDRAM素子に対しての品質要求に応じる二相プリチャージ回路、及び該回路を組み合わせてなるDRAM素子ショート待機時電流のキャンセル回路を提供する。 - 特許庁

There are four memory sets, two sets thereof are internal SRAM, other two sets thereof are external DRAM, and a completely random access is carried out at 100 MHz of maximum speed in each external DRAM memory set.例文帳に追加

4つのメモリセットが存在し、2つが内部SRAM、他の2つが外部DRAMとなり、外部DRAMメモリセットでは完全なランダムアクセスを最高100MHzの速度で行える。 - 特許庁

At the timing of (n+4)th clock, a DMA controller outputs an address (address D2) next to a DRAM leading address through a system bus to a DRAM, reads data B from the address D2 and outputs them through the system bus to a SRAM 33.例文帳に追加

第（ｎ＋４）クロックのタイミングにおいて、DMAコントローラは、DRAMに、システムバスを介して、DRAM先頭アドレスの次のアドレス（アドレスD2）を出力するとともに、アドレスD2からデータBを読み出させ、システムバスを介して、SRAM３３に出力させる。 - 特許庁

To provide an SOC at a low cost where the entire element is sped up with a sufficient characteristics at a DRAM part, related to a DRAM mixed semiconductor device (SOC) where a DRAM part and a logic part are formed on the same substrate.例文帳に追加

ＤＲＡＭ部及びロジック部を同一基板上に形成したＤＲＡＭ混載半導体装置（ＳＯＣ）において、素子全体の高速化を図りつつ、ＤＲＡＭ部においても必要十分な特性を有するＳＯＣを低コストに提供する。 - 特許庁

A reading system reads a compressed music data and an address data at a high rate from a recording MD 1 rotated at a high speed, and a shockproof memory controller 15 writes the compressed music data in a DRAM 14 at a high rate, and reads the data from the DRAM 14 at a low rate.例文帳に追加

高速回転される記録用MD１から読み取り系が高レートで圧縮音楽データとアドレス情報を読み取り、ショックプルーフメモリコントローラ15が圧縮音楽データを高レートでDRAM14に書き込み、該DRAM14から低レートで読み出す。 - 特許庁