A timing generator controls the vertical registers and the horizontal register.例文帳に追加

タイミングジェネレータが、垂直レジスタ及び水平レジスタを制御する。 - 特許庁

The shift register is shifted by pulse timing of an encoder.例文帳に追加

シフトレジスタはエンコーダのパルスタイミングでシフトしている。 - 特許庁

A timing register TRCH is arranged for each input channel.例文帳に追加

入力チャンネル毎に、タイミングレジスタＴＲＣＨが配備されている。 - 特許庁

A timing register TRCH is disposed at each input channel.例文帳に追加

入力チャンネル毎に、タイミングレジスタＴＲＣＨが配備されている。 - 特許庁

The semiconductor integrated circuit device has a register, an interface circuit and a timing-generating circuit.例文帳に追加

レジスタ、インターフェイス回路、タイミング生成回路を有する。 - 特許庁

A bus timing control circuit is constituted of a bus timing set value table, a bus timing setting register group and a bus interface.例文帳に追加

バスタイミング制御回路は、バスタイミング設定値テーブル、バスタイミング設定レジスタ群およびバスインタフェースから構成されている。 - 特許庁

Then, the image picking-up timing for picking up the image around the register mark is operated from the image picking-up timing and the position of the register mark, and the image around the register mark obtained is registered as the registered image.例文帳に追加

その撮像タイミングとレジスタマークの位置からレジスタマーク周辺を撮像する撮像タイミングを演算し得られたレジスタマーク周辺画像を登録画像として登録する。 - 特許庁

Side register, lead register, and magnification are corrected by controlling the modulation timing of a laser beam corresponding to the individual colors.例文帳に追加

また、サイドレジ、リードレジ及び倍率については各色に対応するレーザビームの変調タイミングを制御することで補正する。 - 特許庁

The timing of the sinchronization signal is changed by changing the set values written on a horizontal register 14 and a vertical register 17.例文帳に追加

水平レジスタ１４及び垂直レジスタ１７に書き込まれた設定値を変更することにより同期信号のタイミングを変更する。 - 特許庁

At a proper timing T4 before or after the tip of the paper is abutted on the register rollers 14, the register rollers 14 are driven to rotate inversely T6-T7.例文帳に追加

さらに、用紙先端がレジロール対１４に突き当たる前後の適当な時点(T4)に、レジロール対１４を逆転駆動する(T6〜T7)。 - 特許庁

The metal plate feeding amount reserving register 6 outputs i shift timing signals 12.例文帳に追加

板送り量保存レジスタ６はｉ回シフトタイミング信号１２を出力する。 - 特許庁

The selected set values are collectively read and stored in the bus timing setting register group.例文帳に追加

選択された設定値は、バスタイミング設定レジスタ群に一括して読み込まれ、保持される。 - 特許庁

SHIFT RESISTOR NOT USING TIMING-COMPETING BOUNDARY SCAN REGISTER BY MEANS OF TWO-PHASE CLOCK CONTROL例文帳に追加

２相クロック制御によるタイミング競合バウンダリスキャンレジスタを用いないシフトレジスタ - 特許庁

Which timing is used to store the value shown by the input signal is based on the selection of a selection register 16.例文帳に追加

いずれのタイミングで保持するかは選択レジスタ１６での選択に基づく。 - 特許庁

In the timing generator 1 that generates a timing pulse such as a vertical register transfer clock and a vertical register read pulse to generate timing when the solid-state imaging device is driven, in the case that the vertical register transfer clock being one of the timing pulses is generated at high speed, the period when the vertical register transfer clock is generated at high speed can externally be controlled.例文帳に追加

固体撮像素子を駆動する際のタイミングを生成する為の、垂直レジスタ転送クロックや垂直レジスタ読み出しパルス等のタイミングパルスを発生させるタイミング発生器１において、タイミングパルスの一つである垂直レジスタ転送クロックを高速に発生させる際に、該垂直レジスタ転送クロックを高速に発生させる期間を外部から制御するようにした。 - 特許庁

An access timing setting register 51 and a selector 52 change access timing after a counting end in the counter circuit.例文帳に追加

アクセスタイミング設定レジスタ５１およびセレクタ５２は、カウント回路でのカウント終了後に、アクセスタイミングを変更する。 - 特許庁

A command processing part 15 supplies a substitution timing signal to a shift register 11, and supplies a switching timing signal to a multiplexer 16.例文帳に追加

コマンド処理部１５は、シフトレジスタ１１に置換タイミング信号を供給し、マルチプレクサ１６に切替タイミング信号を供給する。 - 特許庁

A timing generator 30 supplies a timing signal for block switching to the register controller 26.例文帳に追加

タイミング発生器３０は、ブロック切換えのタイミング信号をブロック先頭アドレスレジスタコントローラ２６に供給する。 - 特許庁

An access timing control circuit 63 controls access timing to the external device based on the set value stored by the holding register 62.例文帳に追加

アクセスタイミング制御回路６３は、保持レジスタ６２に保持された設定値に基づいて外部デバイスへのアクセスタイミングを制御する。 - 特許庁

A plurality of compiler directives for directing the input source code of a shift register file, the name of a particular shift register file, shift register file size, the order of accessing the shift register file for reading, and the timing of writing the shift register file are parsed.例文帳に追加

シフトレジスタファイルの入力ソースコード、特定のシフトレジスタファイルのシフトレジスタファイル名、シフトレジスタファイルサイズ、シフトレジスタファイル読み出しアクセス順序およびシフトレジスタファイル書き込みタイミングを指示する複数のコンパイラディレクティブをパースする。 - 特許庁

An access timing prescribing register group 11 outputs as a timing specification signal 22 a corresponding set value in a group of set values prescribing access timing previously stored corresponding to various input/output devices including memories according to an access timing register select signal 21.例文帳に追加

アクセスタイミング規定レジスタ群１１は、アクセスタイミングレジスタ選択信号２１に従い、予めメモリを含む各種の入出力装置に対応して格納しているアクセスタイミングを規定する設定値の組の中から対応するものをタイミング指定信号２２として出力する。 - 特許庁

A timing generator 1 which outputs vertical register transfer pulses Vϕ1-Vϕ6, comprises a transfer pulse control means which controls rising timing and falling timing of the vertical register transfer pulses into any arbitrary timing within a predetermined period of time.例文帳に追加

垂直レジスタ転送パルスＶφ１〜Ｖφ６を出力するタイミングジェネレータ１において、垂直レジスタ転送パルスの立ち上がりタイミング及び立ち下りタイミングを所定期間内の任意のタイミングに制御する転送パルス制御手段を備える。 - 特許庁

Under an operating state, a timing signal is output at a desired timing from the timing generation circuit based on the information stored in the timing register.例文帳に追加

動作状態では、前記のタイミングレジスタに記憶した情報をもとに、タイミング生成回路から所望のタイミングで、タイミング信号を出力する。 - 特許庁

Thus, the setting for displaying PiP is executed in the first register and the second register at the user's desired timing, consequently the display of asynchronous PiP can be started at the user's desired timing.例文帳に追加

これにより、ユーザの所望のタイミングで、第１のレジスタおよび第２のレジスタにおいてPiPを表示させるための設定が実行されるので、非同期型のPiPをユーザの所望のタイミングで表示開始させるようにすることができる。 - 特許庁

Referring to a data flow and defining a register group operating based on the same timing as a terminal point, registers from the terminal point registers to an initial point register group in a preceding stage direction operating based on the same timing are clustered as a collection.例文帳に追加

データフローを参照し、同じタイミングで動作するレジスタ群を終点として、それらの終点レジスタから同じタイミングで動作する前段方向の始点レジスタ群までを一つの集まりとしてクラスタ化する。 - 特許庁

To provide a register controller capable of controlling the data value of a register as expected even when each of plural CPU performs a read modify write cycle to the same register at any timing.例文帳に追加

複数のＣＰＵが同一のレジスタに対してどのようなタイミングでリード・モディファイ・ライトサイクルを行った場合でも、そのレジスタのデータ値が期待値通りになるように制御できるレジスタ制御装置を提供する。 - 特許庁

A paper sheet conveyance system has a register roller 13 for supplying a paper sheet fed from a paper sheet cassette 8 at a prescribed timing to an image recording section, and a register clutch 20 for selectively transmitting the driving force to the register roller 13.例文帳に追加

用紙搬送系は、用紙カセット８から給送された用紙を所定タイミングで画像記録部に供給するレジローラ１３およびこのレジローラ１３に駆動力を選択的に伝達するためのレジクラッチ２０を有する。 - 特許庁

Each time the replacing timing of the memory contents of the shift register 2 arrives, the data held by the shift register 2 are transferred to a register 3, thereby the output data can be specified and held.例文帳に追加

シフトレジスタ２の記憶内容が入れ替わるタイミングが到来するごとに、シフトレジスタ２が保持しているデータをレジスタ３に転送することで、出力データを特定して保持することができる。 - 特許庁

By adjusting a register's capturing clock edge timing so that the register captures data when the data return to a correct state, the register may be protected against DSET upsets.例文帳に追加

レジスタの捕捉クロック・エッジのタイミングを調整して、データが正しい状態に戻ったときにレジスタがデータを捕捉するようにすることにより、レジスタをＤＳＥＴの混乱状態から保護することができる。 - 特許庁

In this way, a Register effective time for REGISTER signals to be subsequently received is extended to shift a reception timing of a Re-REGISTER signal to be received in a subsequent period from the SIP terminal T.例文帳に追加

これにより、以降受信したＲＥＧＩＳＴＥＲ信号についてＲｅｇｉｓｔｅｒ有効時間を延長し、ＳＩＰ端末Ｔから次の周期に受信するＲｅ−ＲＥＧＩＳＴＥＲ信号の受信タイミングをずらす。 - 特許庁

An update timing generation section 310, after the value is written into the initial-stage register group 308, controls rewriting of the value held in the second-stage register group 309 with the value outputted from the initial-stage register group 308.例文帳に追加

更新タイミング生成部３１０は、初段レジスタ群３０８に値が書き込まれた後、２段レジスタ群３０９に保持されている値を、初段レジスタ群３０８から出力された値で書き換える制御を行う。 - 特許庁

Specifically, at rise clock timing t6 which is one cycle after the rise clock timing t5, the actual value of the register R "5" and an expectation value of the register R_spec "3" do not match with each other, and as the value of the register R has changed out of the assertions A1 and A2, this is detected as an error.例文帳に追加

具体的には、その１サイクル後の立ち上がりクロックタイミングｔ６において、レジスタＲの値「５」と期待値Ｒ＿ｓｐｅｃの「３」が不一致となるため、アサーション外でのレジスタＲの値の変化であるとしてエラー検出される。 - 特許庁

Addresses are outputted by reading addresses corresponding to two memories 205, 206 at timing that a subtraction result of the length becomes 1, adding the value of the register 202 preceding the read of the memory 205 by one timing or the read value of the address calculation hold register 206 and holding its addition result in the address register 202.例文帳に追加

レングスの減算結果が１になるタイミングで、２つメモリ205，206の該当する番地を読み出し、読み出されたメモリ205と１タイミング前のレジスタ202の値か、読み出されたアドレス計算保持レジスタ206の値を加算し、その加算結果をアドレスレジスタ202に保持することで、アドレスを出力していく。 - 特許庁

A shift register in the sampling circuit 6 inputs a signal from a binarizing circuit 10 into a first register with a rising timing of the sampling pulse inputted from the selecting circuit 14, and shifts a binarized signal stored in each register to a next stage register.例文帳に追加

サンプリング回路６内のシフトレジスタは、選択回路１４から入力されるサンプリングパルスが立ち上がるタイミングで、２値化回路１０からの信号を最初のレジスタに入力すると共に、各レジスタに記憶されていた２値化信号を次段のレジスタにシフトする。 - 特許庁

Provided are: a layout information setting register 22 in which pin layout information of a print head 2 to be used is input and set; a print DPI setting register 23 in which a print DPI is set; and a timing counter 25 for generating a timing counter for generating impact timing.例文帳に追加

使用する印字ヘッド２のピンレイアウト情報が入力設定されるレイアウト情報設定レジスタ部２２と、印字ＤＰＩが設定される印字ＤＰＩ設定レジスタ部２３およびインパクトタイミングを生成するためのタイミングカウンタを生成するタイミングカウンタ部２５を設ける。 - 特許庁

The system is provided with a serial/parallel conversion shift register 4 that conducts serial/parallel conversion and with a control shift register 1 controlled to shift contents of the shift register 4 in synchronism with the serial/parallel conversion shift register 4, and the serial/parallel conversion shift register 4 outputs demultiplexed data, based on timing of data outputted from the control shift register 1.例文帳に追加

シリアル／パラレル変換を行うシリアル／パラレル変換用シフトレジスタ４と、シリアル／パラレル変換用シフトレジスタ４と同期してシフトするように制御される制御用シフトレジスタ１とを設け、制御用シフトレジスタ１から出力されたデータのタイミングに基づいて、シリアル／パラレル変換用シフトレジスタ４にて分離されたデータを出力する。 - 特許庁

The interface circuit 110 generates an interface signal, in which its signal level changes at the timing following the timing information, on the basis of the timing information being set up in the internal register 350.例文帳に追加

インターフェース回路１１０は、内部レジスタ３５０に設定されたタイミング情報に基づいて、タイミング情報に従ったタイミングで信号レベルが変化するインターフェース信号を生成する。 - 特許庁

A timing setting circuit 40 is provided on a glass substrate 10 to set the timing of X clock signals XC which are outputted to an X side shift register 22 by an X side timing control circuit 34.例文帳に追加

Ｘ側タイミング制御回路３４がＸ側シフトレジスタ２２に出力するＸクロック信号ＸＣのタイミングを設定するための、タイミング設定回路４０をガラス基板１０上に設ける。 - 特許庁

An issue timing control unit 123 issues the decoded instructions while shifting timing by timing corresponding to latency set in a latency setting register 126 when issuing the decoded instructions to an execution unit 130.例文帳に追加

発行タイミング制御部１２３は、解読された命令を実行部１３０に発行する際、レイテンシ設定レジスタ１２６に設定されているレイテンシに相当するタイミングだけずらして発行する。 - 特許庁

The pair of register rollers are separated from each other at such timing that the tip of the paper sheet 8 reaches a pair of timing rollers 17 (f) to convey the paper sheet 8 to an image transfer section (section of a paper transfer device 9) by the pair of timing rollers 17.例文帳に追加

用紙８の先端がタイミングローラ対１７に到達したタイミングでレジストローラ対を離間させ（ｆ）、タイミングローラ対１７で用紙８を画像転写部位（用紙転写器９の部位）へ搬送する。 - 特許庁

Before every mobile station starts communication, a mobile station timing register 110 outputs at predetermined timing initial delay information obtained from a higher-level station, and after the mobile station starts communication, outputs at predetermined timing delay information input from the timing discrimination section 107.例文帳に追加

移動局用タイミングレジスタ１１０は、各移動局が通信を開始する前には、上位局より取得した初期遅延情報を所定のタイミングにて出力し、各移動局が通信を開始した後には、タイミング判別部１０７から入力した遅延情報を所定のタイミングにて出力する。 - 特許庁

When the pin layout information of the print head 2 to be used is set in the layout information register 22, and the print DPI is set in the print DPI setting register 23, the timing counter for generating the impact timing is generated from those pieces of information in the timing counter 25, and then the impact timing is generated in a data convertor 9, based on print data.例文帳に追加

使用する印字ヘッド２のピンレイアウト情報がレイアウト情報設定レジスタ部２２に設定され、印字ＤＰＩ設定レジスタ部２３に印字ＤＰＩが設定されると、それらの情報からタイミングカウンタ部２５でインパクトタイミングを生成するためのタイミングカウンタが生成され、データ変換部９で印字データに基づいてインパクトタイミングが生成される。 - 特許庁

The display driver 200 for driving a plurality of data lines of the electro-optical device includes a fetch start timing setting register 384 for setting a period until the timing to start fetching gradation data on the basis of a given instruction signal for timing to start fetching the gradation data, and a shift start signal generation circuit 388 for generating a shift start signal based on the set content of the fetch start timing setting register 384.例文帳に追加

電気光学装置の複数のデータ線を駆動する表示ドライバ２００は、所与の取込開始タイミング指示信号を基準に、階調データの取込開始タイミングまでの期間を設定するための取込開始タイミング設定レジスタ３８４と、前記取込開始タイミング設定レジスタ３８４の設定内容に基づいてシフトスタート信号を生成するシフトスタート信号生成回路３８８とを含む。 - 特許庁

The timing signal from the shift register circuit is inputted to the level shifter circuit and its voltage is raised in two stages.例文帳に追加

そしてシフトレジスタ回路からのタイミング信号をレベルシフタ回路に入力し、２段階で電圧レベルを上げてやる。 - 特許庁