「"memory-array"」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a high-density cross point resistor memory array which is self-aligned to a bottom electrode and has a separated PCMO cell pillar.例文帳に追加

底部電極に対して自己整合された、分離ＰＣＭＯセルピラーを有する高密度クロスポイント抵抗体メモリアレイを提供すること。 - 特許庁

A memory-array or a cross-bar-switch can be formed by arranging plural superconducting cells having direct coupling on rows and columns.例文帳に追加

直接結合を有する超電導セルを複数個、行列上に配列して、メモリ・アレイ又はクロスバー・スイッチを形成することができる。 - 特許庁

The cycle of this clock signal is set according to the information storing and holding time of the memory cell of a memory array 1 during the nonoperation.例文帳に追加

このクロック信号の周期は、非動作時におけるメモリアレイ１のメモリセルの情報記憶保持時間に応じて設定されている。 - 特許庁

The addressing circuit (250) has a first set of address lines (116) and a second set of address lines (126) for addressing the crosspoint memory array (25).例文帳に追加

アドレス指定回路(250)は、クロスポイントメモリアレイ(25)をアドレス指定するための第１の組のアドレスライン(116)と第２の組のアドレスライン(126)を有する。 - 特許庁

As a result, the memory array is mounted as a redundant sub- array which can validly restore any defects within another sub-assay.例文帳に追加

その結果、メモリ・サブアレイは、別のサブアレイ内の任意の欠陥を有効に修復することができる冗長なサブアレイとして実装される。 - 特許庁

To provide a memory array from which readout can be performed satisfactorily by reducing the influence of signals from nonselected memory cells when a memory cell is operated.例文帳に追加

メモリセルの動作時に非選択セルからの信号の影響を小さくし、良好な読み出しが可能となるメモリセルアレイを提供する。 - 特許庁

Flash memory devices include at least one flash memory array and an address comparison circuit that is configured to indicate whether an applied row address associated with a first operation (that is. program, erase) is within or outside the unlock area of at least the one flash memory array.例文帳に追加

フラッシュメモリ装置は、一つ以上のフラッシュメモリアレイ及び第１動作(すなわち、プログラム、消去)と関連付けて供給される供給アドレスが一つ以上のフラッシュメモリアレイの解除領域の内部にあるか外部にあるかを指示するように構成されたアドレス比較回路を含む。 - 特許庁

When matching is determined by the repair determination circuit RJ0, the access control circuit AC selects any of the memory array ARY0 or ARY1 in accordance with an external signal CX13T<1:0> which is input to the access control circuit AC, and selects the spare area 110 included in the selected memory array ARY for access.例文帳に追加

アクセス制御回路ＡＣは、救済判定回路ＲＪ０により一致判定がなされたときには、CX13T<1:0>にしたがってメモリアレイＡＲＹ０、ＡＲＹ１のいずれかを選択し、選択した側のメモリアレイＡＲＹに含まれる予備領域１１０をアクセス先として選択する。 - 特許庁

The method includes: a step for partitioning information into two or more information chunks; and a step for programming one of the information chunks into a memory array while concurrently determining whether a particular cell of the memory array is to be set or reset to program a subsequent one of the information chunks.例文帳に追加

二以上の情報チャンクに情報を区分するステップと、後続する前記情報チャンクの一つをプログラムするように、メモリアレイの特定のセルをセットするかリセットするかについて同時に決定する間に、前記情報チャンクの一つをメモリアレイにプログラムするステップとを具備する。 - 特許庁

The first memory array block consists of mask ROM cells to be programmed with predetermined data during a semiconductor manufacturing process, and the second memory array block consists of (EEPROM) cells or flash memory cells to be programmed or erased with predetermined data after the semiconductor manufacturing process.例文帳に追加

第１群のメモリアレイブロックは半導体製造工程中に所定データでプログラムされるマスクＲＯＭセルで構成され、第２群のメモリアレイブロックは半導体製造工程後に所定データでプログラムされるか、または消去されるＥＥＰＲＯＭセルまたはフラッシュメモリセルで構成される。 - 特許庁

To decrease the number of registers storing trimming data read from a nonvolatile memory array to thereby reduce the area, in a nonvolatile semiconductor memory device which can perform intrinsic trimming for each device by storing trimming data in one part of a nonvolatile memory array.例文帳に追加

不揮発性メモリアレイの一部にトリミングデータを格納することで各デバイス毎に固有のトリミングを行うことのできる不揮発性半導体記憶装置において、不揮発性メモリアレイから読み出されたトリミングデータを格納するレジスタ数を減らし、面積を削減することを可能にする。 - 特許庁

The programming method includes a step of programming data in a memory cell of a certain pattern within a memory array, and a step of preventing programming of a fixed pattern by periodically scrambling the data so that the data are stored in a memory cell of different pattern within the memory array.例文帳に追加

本発明に係るプログラミング方法は、データをメモリアレイ内の或るパターンのメモリセルにプログラムする段階と、データがメモリアレイ内の異なるパターンのメモリセルに記憶されるように、データを定期的にスクランブルすることによって、固定パターンのプログラミングを防止する段階と、を含んでいる方法。 - 特許庁

A control circuit 104 receives a request for rewriting data; and when the volume of rewritten data is not larger than the capacity of the ferroelectric memory array 113, the rewritten data is written in the ferroelectric memory array 113 by the control circuit 104.例文帳に追加

そして、制御回路１０４によって、データの書き換えの要求を受け付けるとともに、該制御回路１０４により、書き換えデータの容量が強誘電体メモリアレイ１１３の容量以下の場合には強誘電体メモリアレイ１１３に対して該書き換えデータを書き込む。 - 特許庁

Since a semiconductor sheet is anisotropic, and further a current generally does not flow through a flat surface of the semiconductor sheet, all memory elements are provided to a memory array lattice by putting a single anisotropic semiconductor sheet between the column line and the row line of the memory array lattice.例文帳に追加

半導体シートが異方性であるため、および電流が概して半導体シートの平面を流れないため、メモリアレイ格子の行線と列線との間に単一の異方性半導体シートを狭着することにより、メモリアレイ格子に対しすべてのメモリ素子を提供することができる。 - 特許庁

The page mode write-in means is provided with one latch per one column of a non-volatile memory array, and a control logic circuit outputting a row selecting signal in accordance with contents of the temporary storage device at a stage at which a column of the non-volatile memory array is written, in order to storing page selection information elements.例文帳に追加

ページモード書込み手段は、ページ選択情報要素を記憶するために不揮発性メモリアレイ１列当たり１つのラッチ及び不揮発性メモリアレイの列を書込む段階で一時記憶装置の内容に応じて行選択信号を出力する制御論理回路を備える。 - 特許庁

An input circuit 240 for inputting a signal thereto, a memory array 260 for holding data, and a peripheral circuit 250 for controlling this memory array are driven by the internal power from internal power source circuits 220, 270, and an output circuit for outputting a signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

An input circuit 240 in which a signal is inputted, a memory array 260 which holds data and a peripheral circuit 250 which controls the memory array are driven by internal power sources from internal power source circuits 220, 270 and an output circuit which outputs the signal is driven by an external power source 210.例文帳に追加

信号が入力される入力回路２４０、データを保持するメモリアレイ２６０、このメモリアレイを制御する周辺回路２５０は内部電源回路２２０、２７０からの内部電源によって駆動し、信号を出力する出力回路は外部電源２１０によって駆動する。 - 特許庁

A memory array 1 is connected to word lines and bit lines, and is constituted of a plurality of memory cells connected in series and arranged in a matrix form.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

A pattern of a memory region selected by specifying a word line mode by a word line mode control circuit (106) in a memory array (101) is changed.例文帳に追加

ワード線モード制御回路（１０６）によるワード線モード指定により、メモリアレイ（１０１）において選択されるメモリ領域のパターンを変更する。 - 特許庁

Fuses are disposed on a direct peripheral circuit arranged around memory array areas of a DRAM, thereby making the total number of fuses increase.例文帳に追加

ＤＲＡＭのメモリアレイ領域の周辺に配置された直接周辺回路上にヒューズを配置することにより、ヒューズの総数を増加させる。 - 特許庁

To provide a charge trap flash memory cell with multi-doped layers in an active region, a memory array using the memory cell and an operating method of the same.例文帳に追加

アクティブ領域に複数層のドーピング層を有する電荷トラップフラッシュメモリセルとこれを利用したメモリアレイ及びその動作方法の提供。 - 特許庁

To provide a nonvolatile storage medium in which use efficiency of layout area of a memory array region is improved, and size can be reduced effectively.例文帳に追加

メモリアレイ領域のレイアウト面積の使用効率を高め、サイズを効果的に縮小することのできる不揮発性記憶媒体を提供する。 - 特許庁

Each of a plurality of wells of a memory array formation region is formed to be continuous with a corresponding well of memory cells adjoining in a column direction.例文帳に追加

メモリアレイ形成領域の複数のウェルの各々は、列方向に隣接するメモリセルの対応するウェルと連続するように形成される。 - 特許庁

The data receiving unit receives first data to be written into a memory array from the host circuit and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

To provide a reliable resistive non-volatile suitable for a three-dimensionally structured super-high density memory array which does not need an active device.例文帳に追加

アクティブデバイスを必要としない３次元構造超高密度メモリアレイに適した信頼できる抵抗不揮発性を提供することである。 - 特許庁

It disposes a read sense amplifier 102 and a write sense amplifier 104 on the same side in a memory array having memory cells.例文帳に追加

また、複数のメモリセルを有するメモリアレイ領域に対して、同じ側にリード系センスアンプ１０２と、ライト系センスアンプ１０４とを配置している。 - 特許庁

To provide a refresh circuit which is used to refresh discontinuous sub-arrays or mask them against refresh in an integrated circuit memory array.例文帳に追加

集積回路メモリアレイにおいて、不連続サブアレイをリフレッシュするかまたはリフレッシュからマスクするために用いられるリフレッシュ回路を提供する。 - 特許庁

When it does not corresponds to an address, as a column address is performed before being latched, memory access operation is performed in the main memory array without delay.例文帳に追加

対応しない場合デコードはカラムアドレスがラッチされる前に実行されるので、メモリアクセス動作は遅れ無しで主メモリアレイ内で実行される。 - 特許庁

The data reception section receives, from the host circuit, first data to be written into a memory array, and second data generated based on the first data.例文帳に追加

データ受信部は、ホスト回路からメモリアレイに書き込むべき第１のデータと、第１のデータに基づいて生成された第２のデータを受信する。 - 特許庁

The semiconductor memory device is provided with a memory array, word lines, bit line pairs, a sense amplifier, a dummy cell row, an address control part and a timing generating circuit.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイ、ワード線、ビット線対、センスアンプ、ダミーセル列、アドレス制御部、タイミング発生回路を具備する。 - 特許庁

To detect short-circuiting failure in a memory array to be detected originally without causing any failure by off current of a sense amplifier circuit.例文帳に追加

センスアンプ回路のオフ電流により不良を生じさせず、本来検出すべきメモリアレイ内のショート不良を検出することを可能とする。 - 特許庁

To provide a memory corresponding to burst-write by which one part of write-in data can be written selectively in a memory array without using a data mask signal.例文帳に追加

書込データの一部をデータマスク信号を使用せずに選択的にメモリアレイに書き込むことが可能なバーストライト対応のメモリを提供する。 - 特許庁

A data control method is applied to a multiple level non-volatile memory device having a memory array 10 formed by plural memory cells 11.例文帳に追加

データ管理方法は、複数のメモリセル１１によって形成されたメモリアレイ１０を有する多重レベル不揮発性メモリ装置に適用される。 - 特許庁

To offer a semiconductor memory device which is suitable for mixed mounting of a logic circuit and which can utilize a multi-layer interconnection structure in a memory array part efficiently.例文帳に追加

多層配線構造を効率的にメモリアレイ部において利用することのできるロジック混載に適した半導体記憶装置を提供する。 - 特許庁

To provide a ferroelectric memory device capable of reducing a parasitic capacitance against a bit line, and reducing the area of a whole memory array.例文帳に追加

ビット線に対する寄生容量を低減し、メモリアレイ全体の面積を縮小することのできる強誘電体メモリ装置を提供する。 - 特許庁

That is, first, the circuit generates a memory address of a memory array by controlling an address generating circuit, and sets a valid flag of the entry of an address of movement destination to invalid.例文帳に追加

すなわち、まず、アドレス生成回路を制御してメモリアレイのメモリアドレスを生成し、移動先アドレスのエントリのバリッドフラグを無効に設定する。 - 特許庁

Also, the memory array is provided with a plurality of memory blocks comprising a plurality of words corresponding respectively in a plurality of words constituting each entry.例文帳に追加

また、メモリアレイは、各々のエントリを構成する複数のワードの内の各々対応する複数のワードを含む複数のメモリブロックを備える。 - 特許庁

Also, when these voltage are restored, an output of the word line voltage is stopped until the memory array substrate voltage is raised to a certain extent.例文帳に追加

また、これらの電圧を復帰させる際には、メモリアレイ基板電圧がある程度立ち上がるまでワード線電圧の出力を停止させる。 - 特許庁

The defective line of the spare memory array (SP#0) can be replaced by the normal line in the corresponding plurality of normal sub-arrays (MB#00 to MB#n).例文帳に追加

このスペアアレイ（ＳＰ♯０）の不良ラインは、対応の複数のノーマルサブアレイ（ＭＢ♯００〜ＭＢ♯ｎ）におけるノーマルラインと置換可能である。 - 特許庁

The read out information are latched by the latch circuits 8A, 8B, and by these information, the trimming or redundant processing is carried out to the memory array section 2.例文帳に追加

読み出された情報は、ラッチ回路８Ａ，８Ｂにラッチされ、この情報により、メモリアレイ部２に対するトリミング、冗長処理が行われる。 - 特許庁

To prevent a gate electrode of polysilicon from being charged with electricity in a process where a high-sensitivity semiconductor device which includes a memory array is manufactured.例文帳に追加

メモリ配列を含む高感度半導体装置の製造工程中にゲート電極を構成するポリシリコンなどが荷電するのを防止する。 - 特許庁

To provide a semiconductor memory device which can inform status of program operation or erase operation performed for a memory array to a user.例文帳に追加

メモリアレイに対して行われるプログラム動作又は消去動作のステータスをユーザに通知することが可能な半導体記憶装置を提供する。 - 特許庁

SELF ADJUSTMENT METHOD FOR FORMING A SERIES OF SEMICONDUCTOR MEMORY FLOATING GATE MEMORY CELLS WHICH HAVE GATE SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ - 特許庁

In a preferable embodiment, a memory cell used in a reference cell programming process is a cell of a memory array having the highest intrinsic threshold value.例文帳に追加

１つの好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、最高固有閾値を有するメモリアレイのセルである。 - 特許庁

To reduce variation of threshold-value distribution after writing and erasing in a flash memory array without increasing an area as a flash memory core.例文帳に追加

フラッシュメモリアレイにおける書込み及び消去後のしきい値分布ばらつきをフラッシュメモリコアとしての面積を増大することなく低減する。 - 特許庁