「"memory-array"」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The shared redundancy circuit is used for substituting defective rows within a corresponding main memory array.例文帳に追加

共有冗長回路は、対応する主メモリアレイ内の欠陥ロウの代用をするために使用される。 - 特許庁

To provide a method for sensing a close to ground signal received from an array cell within a memory array.例文帳に追加

メモリアレイ内のアレイセルから受信された、接地に近い信号を感知する方法を提供する。 - 特許庁

Electrodes which function as a bit line or word line are connected mutually among each memory array.例文帳に追加

ビット線またはワード線として機能する電極が、各メモリアレイ層間で互いに接続する。 - 特許庁

METHOD AND DEVICE FOR SHARING REDUNDANCY CIRCUIT BETWEEN MEMORY ARRAY WITHIN SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 - 特許庁

A row decoder section 21 is provided adjacent to the memory array cell 11 in the semiconductor memory.例文帳に追加

また、半導体記憶装置には、メモリセルアレイ１１に隣接してロウデコーダ部２１が設けられている。 - 特許庁

INTEGRATED CIRCUIT DEVICE INCLUDING AT LEAST ONE RANDOM ACCESS MEMORY ARRAY, AND METHOD FOR OPERATION THEREOF例文帳に追加

少なくとも１つのランダムアクセスメモリアレイを含む集積回路装置およびその動作のための方法 - 特許庁

One of two memory arrays located at a position point-symmetrical to the center region CEN is defined as a memory array corresponding to a low-order DQ terminal, and the other one is defined as a memory array corresponding to a high-order DQ terminal.例文帳に追加

中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁

A low-integration and high-speed memory array 53, for example, represented by an SRAM is formed on a semiconductor substrate, and a high-integration and low-speed memory array 54 represented by a flash memory is formed on its upper layer.例文帳に追加

例えば、ＳＲＡＭに代表される低集積で高速なメモリアレイ５３を半導体基板上に形成し、その上層にフラッシュメモリに代表される高集積で低速なメモリアレイ５４を形成する。 - 特許庁

The semiconductor storage apparatus includes a flash memory array 118, which includes a plurality of nonvolatile memory elements which need to be erased before writing, and a ferroelectric memory array 113 including a plurality of nonvolatile memory elements which can be overwritten.例文帳に追加

書き込み前に消去が必要な複数の不揮発性メモリ素子からなるフラッシュメモリアレイ１１８と、上書き可能な複数の不揮発性メモリ素子からなる強誘電体メモリアレイ１１３とを設ける。 - 特許庁

Power source circuits 13, 22 are provided corresponding to memory arrays 12, 21, the memory array 12 is coupled to the power source circuit 13 through a switch 15, also, the memory array 21 is coupled to the power source circuit 22 through a switch 24.例文帳に追加

メモリアレイ１２、２１に対応して、電源回路１３、２２を設け、メモリアレイ１２と電源回路１３とをスイッチ１５を介して、また、メモリアレイ２１と電源回路２２とをスイッチ２４を介して結合する。 - 特許庁

At the last, when a memory cell in the memory array is defective as a result of the discrimination process in a replacement process S 60, it is replaced by a nondefective redundant memory cell in the redundant memory array.例文帳に追加

最後に、置換工程Ｓ６０において、判定工程の判定結果により、メモリアレイ中のメモリセルが不良品のときには、冗長メモリアレイ中の良品の冗長メモリセルに置き換える。 - 特許庁

One side of two memory arrays positioned at a point symmetry position for the central region CEN is assumed to a memory array corresponding to a low-order DQ terminal, and the other side is assumed to a memory array corresponding to a high-order DQ terminal.例文帳に追加

中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

The memory array has a plurality of nonvolatile memory transistors of which the threshold voltage can be changed electrically.例文帳に追加

前記メモリアレイは、電気的に閾値電圧を変更可能にされる複数の不揮発性メモリトランジスタを有する。 - 特許庁

An access to the address of the memory array 201 specified by the counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁

Then, access to the address of a memory array 201 designated by the counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁

Access to the address of the memory array 201 specified by a counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁

The second portion is used for storing configuration data for changing physical operation of the memory array.例文帳に追加

第２の部分は、メモリアレイの物理的動作を変更するための設定データを格納するのに用いられる。 - 特許庁

A OR circuit 70 takes OR of inputted plural fail data and outputs them to the memory array 16.例文帳に追加

ＯＲ回路７０は、入力された複数のフェイルデータのＯＲをとり、メモリアレイ１６に出力する。 - 特許庁

To propose a memory array in which a coupling noise can be prevented to generate in a cell plate voltage line.例文帳に追加

セルプレート電圧線にカップリングノイズが発生するのを回避することのできるメモリアレイを提案する。 - 特許庁

A computer array (102), a memory array (103), a data transfer circuit (108) and a switch circuit (104) are provided.例文帳に追加

演算器アレイ（１０２）と、メモリアレイ（１０３）と、データ転送回路（１０８）と、スイッチ回路（１０４）とを設ける。 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To provide a radio frequency identification transponder provided with a power supply and a dynamic memory array which stores data.例文帳に追加

電源とデータを記憶するダイナミック・メモリ・アレイとを備えた無線周波数識別トランスポンダを提供する。 - 特許庁

The E beam system stores the calibration data by using a flash EPROM and generates one set of super-parallel beams with a scale of 1,000 beams by receiving on/off signals directed by an address system of a memory array with each electron source mounted on the memory array as a geometrical array to trace a memory array structure.例文帳に追加

Ｅビーム・システムは、フラッシュＥＰＲＯＭを使用して較正データを記憶し、メモリ・アレイのアドレス・システムによって向けられたオン／オフ信号を受信することにより１０００本の規模の１組の超並列ビームを発生し、個々の電子源はメモリ・アレイの構造を追跡する幾何学的アレイとしてメモリ・アレイの上に取り付けられる。 - 特許庁

METHOD AND SYSTEM FOR REMOVING LEAKAGE CURRENT BY CARRYING OUT SENSING EQUIPOTENTIAL SENSING ACROSS MEMORY ARRAY例文帳に追加

メモリアレイにわたって等電位センシングを実行して漏れ電流を除去するための方法およびシステム - 特許庁

CHARGE TRAP MEMORY CELL WITH MULTI-DOPED LAYERS, MEMORY ARRAY USING THE MEMORY CELL AND OPERATING METHOD OF THE SAME例文帳に追加

複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法 - 特許庁

To provide a small-signal and low-power read-data bus driver for an integrated circuit device incorporated with a memory array.例文帳に追加

メモリアレイを組込む集積回路装置のための小信号、ローパワーのリードデータバスドライバを提供する。 - 特許庁

Consequently, a total number of defective bits or the like obtained by the above process is used for an evaluation criterion of the memory array.例文帳に追加

そして、これによって得られた不良ビットの総数などを、メモリアレーの評価基準に用いる。 - 特許庁

This digital signal processor is provided with an NOP control field in each instruction word stored in a program memory array circuit 130.例文帳に追加

プログラムメモリアレイ回路１３０に記憶される各命令語におけるＮＯＰ制御フィールドを設ける。 - 特許庁

To obtain a cross point type resistor memory array in which resistor memories are completely insulated from each other and self-aligned.例文帳に追加

各抵抗メモリが完全に絶縁され、かつ自己整合するクロスポイント型抵抗メモリアレイを実現する。 - 特許庁

At the time, voltage output ends of the word line and memory array substrate are driven respectively to a ground potential.例文帳に追加

このとき、ワード線及びメモリアレイ基板電圧の電圧出力端をそれぞれ接地電位にドライブする。 - 特許庁

The data storage device (22) includes a cross-point memory array (25) formed on a dielectric substrate material (50).例文帳に追加

誘電体基板材料(50)上に形成される交点メモリアレイ(25)を含むデータ記憶装置(22)が開示される。 - 特許庁

To improve the reliability of a non-volatile semiconductor memory and to reduce the occupancy area of a memory array.例文帳に追加

不揮発性半導体記憶装置の信頼性を改善しかつメモリアレイの占有面積を低減する。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE, NONVOLATILE MEMORY ARRAY, AND METHOD OF MANUFACTURING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

不揮発性半導体記憶装置、不揮発性メモリアレイ、および不揮発性半導体記憶装置の製造方法 - 特許庁

The memory array (100) can generate a transverse magnetic field, by using memory cells (150) having a magnetic layer (162).例文帳に追加

メモリセルアレイ(100)は、磁性層(162)を有するメモリセル(150)を用いて横方向磁界を生成することができる。 - 特許庁

To provide a semiconductor memory cell utilizing the breakdown phenomenon of an ultrathin-film dielectric and a memory array.例文帳に追加

超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイを提供する。 - 特許庁

A p-type sense amplifier SAP is located at the position between this decoupling circuit Td and a memory array 1.例文帳に追加

このデカップリング回路Ｔｄとメモリセルアレイ１との間の位置に、ｐ型センスアンプＳＡＰが位置する。 - 特許庁

To provide a ferroelectric type nonvolatile semiconductor memory array permitting its application to random access use.例文帳に追加

ランダムアクセス用途への適用を可能とする強誘電体型不揮発性半導体メモリアレイを提供する。 - 特許庁

The upper surface of the semiconductor substrate 46 is lower in the memory array portion 42 than in the peripheral circuit portion 44.例文帳に追加

半導体基板４６の上面は、周辺回路部４４よりもメモリアレイ部４２の方が低くなる。 - 特許庁

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

MEMORY DEVICE, AND METHOD FOR DRAWING MEMORY CELL ELECTRICALLY ISOLATED IN MEMORY ARRAY TO NON-FLOATING STATE例文帳に追加

メモリデバイス、及びメモリ配列中の電気的に隔離されたメモリセルを非フローティング状態へ引き寄せる方法 - 特許庁

This memory device includes a first memory array block in which programmed memory cells are arranged and a second memory array block in which programmable and erasable memory cells are arranged.例文帳に追加

メモリセルのうちプログラムされたメモリセルが配列される第１群のメモリアレイブロックとメモリセルのうちプログラム及び消去可能なメモリセルが配列される第２群のメモリアレイブロックとを含む複数のメモリセルが配列されるメモリ装置。 - 特許庁

To prevent potential fluctuation of a power supply line which is caused by the suspension of clock supply to a memory array on non-memory access, and to reduce electric power which is consumed wastefully by clock supply to the memory array.例文帳に追加

非メモリアクセス時のメモリアレイに対するクロック供給の停止により発生する電源ラインの電位変動を抑え、かつメモリアレイに対するクロック供給によって無駄に消費している電力を削減する。 - 特許庁

The first logic receives a clock signal, and a first portion of a memory address of a memory array decodes the first portion of the memory address, and applies the clock signal to a selected group of wordline drivers associated with the memory array.例文帳に追加

第１のロジックは、クロック信号を受信し、メモリアレイのメモリアドレスの第１の部分はメモリアドレスの第１の部分を復号し、クロック信号をメモリアレイに関連付けられた選択されたワードラインドライバのグループに印加する。 - 特許庁

The connection regions 411 are formed throughout the memory array comprising four cells which are connected to one bit line.例文帳に追加

接続領域４１１は、１つのビット線に接続される４つのセルを含むメモリアレイを通って形成される。 - 特許庁