「"test pattern generating"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

TEST PATTERN GENERATING CIRCUIT AND TEST CIRCUIT例文帳に追加

テストパターン生成回路及びテスト回路 - 特許庁

TEST PATTERN GENERATING FACILITY AND ITS METHOD例文帳に追加

テストパターン生成設備およびその方法 - 特許庁

AUTOMATIC TEST PATTERN GENERATING METHOD FOR MICROCOMPUTER例文帳に追加

マイクロコンピュータのテストパターン自動生成方法 - 特許庁

PATH DELAY FAILURE SIMULATOR AND AUTOMATIC TEST PATTERN GENERATING SYSTEM例文帳に追加

パス遅延故障シミュレータおよび自動テストパターン生成装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATING METHOD, AND CIRCUIT TESTING METHOD例文帳に追加

半導体集積回路、試験パターン生成方法、及び回路試験方法 - 特許庁

TEST PATTERN GENERATING METHOD, DATA STRUCTURE OF TEST PATTERN, TEST PATTERN GENERATING DEVICE, DISPLAY PANEL INSPECTION SYSTEM, CONTROL PROGRAM, AND COMPUTER READABLE RECORDING MEDIUM WITH THE PROGRAM RECORDED THEREON例文帳に追加

テストパターン発生方法、テストパターンのデータ構造、テストパターン発生装置、表示パネル検査システム、制御プログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

SEMICONDUCTOR INTEGRATING CIRCUIT, SCAN PATH INITIALIZING METHOD, TEST PATTERN GENERATING SYSTEM, AND PROGRAM例文帳に追加

半導体集積回路、スキャンパス初期化方法、テストパターン生成システム、及びプログラム - 特許庁

The plural test patterns are read from a compile data storage part by a test pattern generating part 17.例文帳に追加

テストパタン生成部１７は、コンパイルデータ記憶部２３から複数のテストパタンを読み込む。 - 特許庁

A test pattern generated by a test pattern generating circuit 13 is recorded on a phase transition recording disk 1.例文帳に追加

相変化記録ディスク１にテストパターン発生回路１３によって発生されたテストパターンが記録される。 - 特許庁

DELAY FAULT TEST QUALITY CALCULATING DEVICE AND METHOD, AND DELAY FAULT TEST PATTERN GENERATING DEVICE例文帳に追加

遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 - 特許庁

A test program and a test pattern generating program are downloaded into the CPU cores 2c and 3c of the LSI or the group of LSIs to generate test patterns by the test pattern generating program and diagnose internal function blocks etc.例文帳に追加

そして、上記ＬＳＩもしくは上記ＬＳＩ群のＣＰＵコア２ｃ，３ｃに試験プログラムおよび試験パターン生成プログラムをダウンロードし、上記試験パターン生成プログラムにより、試験パターンを発生させ、内部の機能ブロック等の診断を行う。 - 特許庁

A test pattern generating circuit 13 is provided with a first logical circuit group for generating random patterns for a plurality of channels corresponding to parallel signals, and test patterns generated by the test pattern generating circuit are fed to a transmitting circuit 12 in parallel.例文帳に追加

テストパターン発生回路（１３）において、パラレル信号に対応する複数チャネル分のランダムパターンを発生するための第１論理回路群を設け、テストパターン発生回路で発生されたテストパターンをパラレル形式で送信回路（１２）に供給する。 - 特許庁

A test pattern generating device 2 reads and writes a test pattern with regard to each address of semiconductor memories to be tested.例文帳に追加

テストパターン発生装置２は、試験対象とする半導体メモリの各アドレスに対してテストパターンの書き込み，読み出しを行う。 - 特許庁

The signal processing section 141(241) includes a test pattern generating section 143, a test pattern collation section 144 and a clamp processing section 145.例文帳に追加

信号処理部１４１、２４１は、試験パタン生成部１４３、試験パタン照合部１４４およびクランプ処理部１４５を含んでいる。 - 特許庁

A test pattern generating means 120 composes a part of the timing signal with a part of the test pattern every cycle period to generate the test pattern signal.例文帳に追加

テストパターン生成手段１２０は、タイミング信号の一部と、テストパターンの一部とを各サイクル周期毎に合成し、テストパターン信号を生成する。 - 特許庁

To provide a test pattern generating device that easily and automatically generates a test pattern without the preparation of complicated test pattern in verification for wiring connection of a semiconductor chip.例文帳に追加

半導体チップの配線接続検証において、複雑なテストパターンの作成を必要とせず、テストパターンを容易に自動発生すること。 - 特許庁

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

The semiconductor device having a DAC is equipped with a test pattern generating means having a storage part which stores a test pattern, and an input terminal of a clock signal for test.例文帳に追加

テストパターンを記憶している記憶部をもつテストパターン発生手段と、テスト用クロック信号入力端子とを、ＤＡＣを有する半導体装置に備える。 - 特許庁

A test pattern generating means 40 generates a test pattern T with the same data value as the code pattern data based on the set range and the initial value I.例文帳に追加

試験パターン生成手段４０は、設定された範囲及び初期値Ｉにもとづいて、符号パターンデータと同一のデータ値を持つ試験パターンＴを生成する。 - 特許庁

A test pattern generating device 6 generates a basic pattern rawD1 which repeats alternately a signal '0' in which value of all bits are 0 and a signal '1' in which values of all bits are 1.例文帳に追加

テストパターン生成装置６は、全ビットが値０の「０」信号と値１の「１」信号とを交互に繰り返す基本パターンｒａｗＤＩを生成する。 - 特許庁

An original test pattern created by an automatic test pattern generating means (ATPG) is separated into a pattern for a scan chain and patterns except for the scan chain.例文帳に追加

自動テストパターン生成手段（ＡＴＰＧ）で生成されたオリジナルのテストパターンを、スキャンチェーン用のパターンとスキャンチェーン用以外のパターンとに分離する。 - 特許庁

TEST PATTERN GENERATING SYSTEM, TEST PATTERN ANALYZING SYSTEM, TEST PATTERN GENERATION METHOD, TEST PATTERN ANALYTICAL METHOD, TEST PATTERN GENERATION PROGRAM, TEST PATTERN ANALYTICAL PROGRAM, AND RECORDING MEDIUM例文帳に追加

テストパターン生成システム、テストパターン解析システム、テストパターン生成方法、テストパターン解析方法、テストパターン生成プログラム、テストパターン解析プログラム、および記録媒体 - 特許庁

A 1chipATPG executing means 110 produces a 1chipATPG test pattern 111 by using the conventional ATPG(automatic test pattern generating method) algorithm based on the new circuit information 102.例文帳に追加

１ｃｈｉｐＡＴＰＧ実行手段１１０は、新回路情報１０２に基づき、従来のＡＴＰＧアルゴリズムを用いて１ｃｈｉｐＡＴＰＧテストパタン１１１を生成する。 - 特許庁

At first, the pickup 24 is moved to the test recording area of a disk 22, with the test pattern signal recorded on the disk 22 by switching to the test pattern generating circuit with a switching circuit.例文帳に追加

まず、ピックアップ２４をディスク２２のテスト記録領域へ移動し、切り換え回路６２でテストパターン発生回路６４に切り換えて、テストパターン信号をディスク２２に記録する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, TEST PATTERN GENERATING METHOD FOR IT, METHOD FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT TESTING DEVICE例文帳に追加

半導体集積回路装置のテストパターン作成方法、半導体集積回路装置、半導体集積回路装置のテスト方法、および、半導体集積回路試験装置 - 特許庁

An operation rate calculation test pattern generating means prepares the operation rate calculation test pattern of the gate from the 0/1 probability data of each register and the operation rate data of each register in the logic circuit.例文帳に追加

動作率算出用テストパタン生成手段は、論理回路中のレジスタ毎の０／１確率データとレジスタ毎の動作率データからゲートの動作率算出用テストパタンを作成する。 - 特許庁

A test pattern generating section 11 generates test pattern image data in which many gradations are assigned to a density portion considered to be more important by a user, determined based on the density histogram of print data.例文帳に追加

テストパターン生成部１１は、印刷データの濃度ヒストグラムに基づいて決定された、ユーザーが重視する濃度部分に多くの階調を割り当てたテストパターン画像データを生成する。 - 特許庁

The pickup 24 is first moved to a test recording area of an optical disk 22, switching it to a test pattern generating circuit 64 by a switching circuit 62 and a test pattern signal is recorded in the optical disk 22.例文帳に追加

まず、ピックアップ２４を光ディスク２２のテスト記録領域へ移動し、切り換え回路６２でテストパターン発生回路６４に切り換えて、テストパターン信号を光ディスク２２に記録する。 - 特許庁

TEST PATTERN-GENERATING APPARATUS, METHOD FOR CUTTING LOOP, METHOD FOR CUTTING PROPAGATION PATH, METHOD FOR DETECTING DELAY FAILURE AND COMPUTER-READABLE RECORDING MEDIUM WITH PROGRAM RECORDED FOR MAKING COMPUTER EXECUTE THE METHOD例文帳に追加

テストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

On the basis of clock for test from the input terminal, the test pattern generating means generates the digital signal for test which is based on the test pattern, and supplies the signal to an input side of the DAC.例文帳に追加

テストパターン発生手段は、テスト用クロック信号入力端子からのテスト用クロックに基づいて、前記テストパターンに従ったテスト用ディジタル信号を発生し、ＤＡＣの入力側に供給する。 - 特許庁

When an address generated from the test pattern generating section 105 coincides with a defective address stored in the fail information storing section 108, a checker pattern is inputted to each memory after relieving processing without changing data from the test pattern generating section 105 by using a data scramble section 107 discriminating whether data inputted to a memory is reversed or not in accordance with a value of the least significant bit of a defective address.例文帳に追加

テストパターン生成部１０５から生成されるアドレスがフェイル情報格納部１０８に格納された不良アドレスと一致した場合に、不良アドレスの最下位ビットの値に応じてメモリへのデータ入力を反転させるかどうかを判定するデータスクランブル部１０７を用いることで、テストパターン生成部１０５からのデータを変更することなく、救済処理後の各々のメモリに対して、チェッカーパターンを入力する。 - 特許庁

A test pattern sequence modifying means 103 rearranges a plurality of test patterns included in an initial test pattern set generated by an initial test pattern generating means 102 in accordance with the number of indeterminate values.例文帳に追加

初期テストパタン生成手段１０２によって生成された初期のテストパタンセットに含まれる複数のテストパタンに対して、テストパタン順序変更手段１０３は、不確定値の数に従って並び替えを行う。 - 特許庁

The system and method include an impedance adjustment circuit 4 incorporated into the output circuit 3 of a first LSI 1, and a test pattern generating circuit 5 for transmitting signals for testing random patterns via the circuit 4 to a second LSI 2.例文帳に追加

第１のＬＳＩ１の出力回路３内に組み込まれたインピーダンス調整回路４と、インピーダンス調整回路４を介してランダムパターンのテスト用信号を第２のＬＳＩ２に対して送出するテストパターン発生回路５を備える。 - 特許庁

The integrated test pattern is generated by generating a pattern for merge to properly connect plural test patterns and simultaneously merging the test pattern for merge into the plural test patterns based on condition information by the test pattern generating part 17.例文帳に追加

テストパタン生成部１７は、条件情報に基づいて、複数のテストパタンを適正に接続するためのマージ用パタンを生成すると共に、該マージ用パタンと複数のテストパタンとをマージして、一体化したテストパタンを生成する。 - 特許庁

When a test pattern is applied to a memory 101 after relieving processing from a test pattern generating section 105, a data input value is converted utilizing defective address information of a fail information storing section 108 in which fail information of a memory at a wafer test.例文帳に追加

テストパターン生成部１０５からテストパターンを救済処理後のメモリ１０１に印加する際に、ウエハテスト時のメモリのフェイル情報を格納したフェイル情報格納部１０８の不良アドレス情報を利用し、データ入力値を変換する。 - 特許庁

The test pattern generating circuit controls the alignment transition in the optional pattern for temporarily stopping based on existence, position, and value of the care bit in the k bit specified by the data and the periodicity of the optional pattern with respect to the PRPG 2.例文帳に追加

テストパターン発生回路は、ＰＲＰＧ２に対し、データにより特定されるｋビット内におけるケアビットの有無、位置および値と、任意パターンの周期性とに基づいて、任意パターンにおける配列遷移を一時的に停止可能に制御する。 - 特許庁

A test pattern generating unit 10 generates a test pattern having data before conversion such that the same value of bit 0 or 1 in the data converted according to a code conversion table is successively transferred to each of a plurality of serial transfer channels of a high-speed serial transfer device.例文帳に追加

試験パターン作成部１０は、高速シリアル転送デバイスが有する複数のシリアル転送チャネルの各々に、符号変換テーブルによる変換後データでビット０又は１の同値が連続転送されるように変換前データを並べた試験パターンを作成する。 - 特許庁

A test pattern 13 for performing density correction is generated on an image forming medium 12 by a test-pattern generating section 156 and an image forming section 11, a density of the test pattern 13 is read by a detecting section 14, and the density correction is performed by a density correcting section 153.例文帳に追加

濃度補正を行うためのテストパターン１３をテストパターン生成部１５６と作像部１１とにより画像形成媒体１２上に生成し、このテストパターン１３の濃度を検出部１４で読み取り、濃度補正部１５３にて濃度補正を行う。 - 特許庁

This device is provided with a test pattern generating section generating a test pattern consisting of plural steps, a test pattern applying section, a test deciding section, an address conversion section, and plural expansion fail memory section storing pass/fail map information consisting of plural steps converted by the address conversion section distributing for each step.例文帳に追加

本発明は、複数のステップからなるテストパターンを生成するテストパターン生成部と、テストパターン印加部と、テスト判定部と、アドレス変換部と、該アドレス変換部で変換された複数のステップからなるパス／フェイルマップ情報をステップ毎に振り分けて記憶する複数の拡張フェイルメモリ部とを備えたことを特徴とする。 - 特許庁

In a test pattern generating apparatus 1 for generating a test pattern to be used for evaluating the image quality of a display 5, based on the resolution of the display 5 or the standard of an input signal to the display 5, a display condition input section 2 sets the output conditions for outputting the test pattern onto the display 5.例文帳に追加

ディスプレイ５の画質評価に使用するテストパターンを生成するための、テストパターン生成装置１において、表示条件入力部２が、ディスプレイ５の解像度あるいはディスプレイ５への入力信号の規格等に基づいて、ディスプレイ５にテストパターンを出力するための出力条件を設定する。 - 特許庁

SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATOR, SCAN TEST METHOD, METHOD FOR DESIGNING SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATING METHOD, METHOD FOR EXECUTING SCAN TEST CIRCUIT DESIGN例文帳に追加

スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern.例文帳に追加

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。 - 特許庁

This processor includes a test pattern generating unit 17 for generating a color test pattern image signal RGBctp 1, an input signal selector 18 for inserting the color test pattern image signal RGBctp 1 into an inputted video signal RGBsource, and a color adjusting signal processing unit 19 for performing color adjustment for an MIX video signal RGBmix 0 to which the color test pattern image is inserted.例文帳に追加

カラーテストパターン画像信号ＲＧＢｃｔｐ１を発生するテストパターン発生部１７と、入力した映像信号ＲＧＢsourceにカラーテストパターン画像信号ＲＧＢｃｔｐ１を挿入する入力信号セレクタ１８と、カラーテストパターン画像を挿入したＭＩＸ映像信号ＲＧＢｍｉｘ０に対し色調整を行う色調整信号処理部１９とを有する。 - 特許庁