「すとらてじー」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

ヘテロバイポーラトランジスタおよびＳｉＧｅＣ混晶膜の形成方法例文帳に追加

HETERO BIPOLAR TRANSISTOR AND METHOD OF FORMING SiGeC MIXED-CRYSTAL FILM - 特許庁

このステージは、別のトランスコンダクタンス・ステージ７を介した負帰還を有するトランスコンダクタンス・ステージ１を持つ。例文帳に追加

The stage has a transconductance stage 1 comprising a negative feedback via another transconductance stage 7. - 特許庁

これにより、駆動トランジスタＴｒ_1のサイズを大きくしなくても、駆動トランジスタＴｒ_1のゲート−ソース間電圧Ｖ_gsを低減することができる。例文帳に追加

Thereby, the gate-to-source voltage V_gs of the driving transistor Tr_1 can be reduced without increasing the size of the driving transistor Tr_1. - 特許庁

レベルシフト回路を構成するＮチャネルＭＯＳトランジスタＴＮ‐Ａ、ＴＮ‐ＢおよびＰチャネルＭＯＳトランジスタＴＰ‐Ａ、ＴＰ‐Ｂにおいて、ＴＰ‐Ａ、ＴＰ‐Ｂのドレインにカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ‐ＣおよびＴＰ‐Ｄを構成する。例文帳に追加

With respect to n-channel MOS transistors TN-A and TN-B and p-channel MOS transistors TP-A and TP-B comprising the level shift circuit, p-channel MOS transistors TP-C and TP-D comprising a current mirror circuit are formed at the drain of the p-channel MOS transistors TP-A and TP-B. - 特許庁

マッパー／デマッパー１４はユーザーインターフェース処理部１２を通じて各ユーザーシステム１８からデータートラフィックＵ１〜Ｕｍを取得する。例文帳に追加

A mapper/de-mapper 14 acquires sets of data traffic U1-Um from each user system 18 through a user interface processing section 12. - 特許庁

ＡＴＰ結合カセット（「ＡＢＣ」）トランスポーターまたはそのフラグメントのモジュレーターを提供すること。例文帳に追加

To provide modulators of ATP-Binding Cassette ("ABC") transporters or fragments thereof. - 特許庁

縦型リプレイスメント・ゲート・トランジスタと両立性のあるバイポーラ接合トランジスタ例文帳に追加

BIPOLAR JUNCTION TRANSISTOR COMPATIBLE WITH VERTICAL REPLACEMENT GATE TRANSISTOR - 特許庁

延在するゲートＧの両側にドレインＤ及びソースＳが配置されたストライプ状のトランジスタセルを複数有するＭＯＳトランジスタＴｒであって、 前記トランジスタセルを複数含み、ソースＳが両端に配置されたトランジスタセルブロックＣＢを複数有し、 該トランジスタセルブロックＣＢの両端の前記ソースＳの外側に、延在するバックゲートＢＧが配置されたことを特徴とする。例文帳に追加

There is provided a MOS transistor Tr having plural stripe shaped transistor cells in which drains D and sources S are arranged at both sides of extending gates G, characterized by arranging a back gate BG which includes the plural transistor cells and has plural transistor cell blocks CB to whose both ends the sources S are arranged and extends outside the sources S at both ends of the transistor cell block CB. - 特許庁

ｎＭＯＳトランジスタＭ３、Ｍ４のソースは、ｎＭＯＳトランジスタＭ１に接続されており、ｎＭＯＳトランジスタＭ５、Ｍ６のソースは、ｎＭＯＳトランジスタＭ２に接続されている。例文帳に追加

The sources of nMOS transistors M3 and M4 are connected to the nMOS transistor M1, and the sources of nMOS transistors M5 and M6 are connected to the nMOS transistor M2. - 特許庁

アンプ部２はＰｃｈ ＭＯＳトランジスタＰＴ１、Ｐｃｈ ＭＯＳトランジスタＰＴ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至３から構成され、レプリカアンプ部３はＰｃｈ ＭＯＳトランジスタＰＴ１１、Ｐｃｈ ＭＯＳトランジスタＰＴ１２、及びＮｃｈ ＭＯＳトランジスタＮＴ１１乃至１３から構成され、アンプ部２と同一回路構成を有する。例文帳に追加

The amplifier section 2 comprises: a Pch MOS transistor PT1; a Pch MOS transistor PT2; and Nch MOS transistors NT1 to NT3, and the replica amplifier section 3 comprises: a Pch MOS transistor PT11; a Pch MOS transistor PT12; and Nch MOS transistors NT11 to NT13, and has the same circuit configuration as that of the amplifier section 2. - 特許庁

スイッチングトランジスタＴ６は、サンプリング用トランジスタＴ１がオフした後、再びオンする。例文帳に追加

The switching transistor T6 is switched on again after the sampling transistor T1 is switched off. - 特許庁

増幅部３１には、コンパレータＣＭＰ１、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１が設けられる。例文帳に追加

The amplification part 31 is provided with a comparator CMP1, a Pch MOS transistor PMT1, and an Nch MOS transistor NMT1. - 特許庁

オペアンプＡｍｐのイマジナリーショートよって、遮光フォトトランジスタＴ０とフォトトランジスタＴ１のソース電圧が等しい。例文帳に追加

The source voltage of the light shielding phototransistor T0 is identical to that of the phototransistor T1 by the imaginary short circuit of an operational amplifier Amp. - 特許庁

トランジスタＱ３，Ｑ４およびトランジスタＱ５，Ｑ６によって構成されるカレントミラー回路をそれぞれ負荷とするトランジスタＱ１，Ｑ２に対してトランジスタＱ２０とトランジスタＱ２１を、そのベースとエミッタの接続方向が逆になるように接続する。例文帳に追加

A transistor Q20 and a transistor Q21 are connected to transistors Q1, Q2 respectively using current mirror circuits constituted of transistors Q3, Q4 and transistors Q5, Q6 as the loads, so that the connecting directions of their biases and emitters are opposite. - 特許庁

トランジスタＱ１のコレクタベースはショートされ、ベースには、エミッタがグランドに接続されたトランジスタＱ２のベースが接続されている。例文帳に追加

A base of a transistor Q2 having an emitter connected to the gland is connected to a short-circuited collector base in the transistor Q1. - 特許庁

これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ_1，Ｔｒ_3，Ｔｒ_6がオフしたときに、Ｖ_ddが充電された容量素子Ｃ_1によって、トランジスタＴｒ_7のゲートがＶ_SS＋Ｖ_th7以上の電圧にチャージされ、トランジスタＴｒ_7がオンし、さらにトランジスタＴｒ_2がオンする。例文帳に追加

Thus, when a falling voltage is input to an input terminal IN and transistors Tr_1, Tr_3, Tr_6 are turned off, the gate of the transistor Tr_7 is charged to a voltage ≥V_SS+V_th7 by the capacity element C_1 charged to V_dd, the transistor Tr_7 is turned on, and the transistor Tr_2 is turned on further. - 特許庁

トランスポートストリーム出力回路、トランスポートストリーム編集回路、トランスポートストリーム多重化システム及びトランスポートストリーム多重化方法例文帳に追加

TRANSPORT STREAM OUTPUT CIRCUIT, TRANSPORT STREAM EDITING CIRCUIT, AND SYSTEM AND METHOD FOR MULTIPLEXING TRANSPORT STREAM - 特許庁

トランジスタＴ１のゲート（ノードＮ１）−グラウンドＧＮＤ間には、直列接続したトランジスタＴ４，Ｔ７が接続する。例文帳に追加

Transistors T4, T7 connected in series are connected between the gate (node N1) of the transistor T1 and the ground GND. - 特許庁

定電流回路１は、第１のＮＰＮトランジスタＱ１、第２のＮＰＮトランジスタＱ２、第３のＮＰＮトランジスタＱ３、第４のＮＰＮトランジスタＱ４、第１のＰｃｈＭＯＳトランジスタＰ１、第１の抵抗Ｒ１、第２の抵抗Ｒ２、及び第３の抵抗Ｒ３から構成されている。例文帳に追加

The constant current circuit 1 is composed of a first NPN transistor Q1, second NPN transistor Q2, third NPN transistor Q3, fourth NPN transistor Q4, first PchMOS transistor P1, first resistor R1, second resistor R2, and third resistor R3. - 特許庁

複数のリトラクタ支持アームを有するリトラクタ支持装置に使用するクランプを提供する。例文帳に追加

To provide a clamp used for a retractor support apparatus having a plurality of retractor support arms. - 特許庁

格子状レイアウトを有するトランジスタのゲート金属ルーティング例文帳に追加

GATE METAL ROUTING OF TRANSISTOR HAVING GRID-LIKE LAYOUT - 特許庁

出力ステージは、抵抗素子及び第１ＭＯＳトランジスタを備える。例文帳に追加

The output stage has a resistive element and a first MOS transistor. - 特許庁

切時刻がくると、トランジスタ８ｂをオフにしてリレーをオフにする。例文帳に追加

When the 'time-off' time arrives, the transistor 8b is turned to 'off' state, and relay is switched to 'off'. - 特許庁

簡単な工程を通じて優れた動作特性を有するＰＭＯＳトランジスタ及びＣＭＯＳトランジスタの製造方法を提供する。例文帳に追加

To provide a method of manufacturing a PMOS transistor and a CMOS transistor having excellent performance through a simple process. - 特許庁

トランジスタＴ８のゲートはノードＮ１に接続しているため、トランジスタＴ４，Ｔ７がＯＦＦしてノードＮ２のレベルが上昇すると、トランジスタＴ８がＯＮしノードＮ３に所定の電圧が印加される。例文帳に追加

Since the gate of the transistor T8 is connected to the node N1, when transistors T4, T7 are tuned off and the level of a node N2 is raised, the transistor T8 is turned on and the prescribed voltage is applied to a node N3. - 特許庁

ジンまたはウオッカとライムジュースで作るカクテル例文帳に追加

a cocktail made of gin or vodka and lime juice  - 日本語WordNet

自動安定化ヒータ制御発振トランジスタ例文帳に追加

AUTOMATIC STABILIZATION HEATER CONTROL OSCILLATION TRANSISTOR - 特許庁

ＧＡＴＡ−３発現トランスジェニック動物例文帳に追加

GATA-3 EXPRESSION TRANSGENIC ANIMAL - 特許庁

ＧＡＴＡ−３選択発現トランスジェニック動物例文帳に追加

GATA-3 SELECTIVELY EXPRESSING TRANSGENIC ANIMAL - 特許庁

待ち時間不確実性を減少したトランシーバシステム例文帳に追加

TRANSCEIVER SYSTEM HAVING REDUCED LATENCY UNCERTAINTY - 特許庁

オートマチックトランスミッションの回転軸支持構造例文帳に追加

ROTARY SHAFT SUPPORTING STRUCTURE FOR AUTOMATIC TRANSMISSION - 特許庁

表示機能内蔵トラックボールおよび表示システム例文帳に追加

TRACK BALL WITH DISPLAY FUNCTION AND DISPLAY SYSTEM - 特許庁

ＵＲＩポインターシステム及びＭＰＥＧ−４データをＡＴＳＣＭＰＥＧ−２トランスポートストリームファイルシステムで伝送する方法例文帳に追加

URI POINTER SYSTEM AND METHOD FOR TRANSMITTING MPEG-4 DATA BY ATSC MPEG-2 TRANSPORT STREAM FILE SYSTEM - 特許庁

差動ヘッド部１１のトランジスタＴｒ２，Ｔｒ３又はカレントミラー部１２のトランジスタＴｒ４，Ｔｒ５の何れか一方にトランジスタ群１５，１６を並列に接続するとともに、トランジスタ群１５，１６を構成するトランジスタＢ１〜Ｂｎ，Ｃ１〜Ｃｎをオン・オフ制御する。例文帳に追加

Transistor groups 15 and 16 are parallelly connected to either the transistors Tr2 and Tr3 of a differential head part 11 or the transistors Tr4 and Tr5 of a current mirror part 12 and transistors B1 to Bn and C1 to Cn which constitute the groups 15 and 16 are subjected to on-off control. - 特許庁

シフトレバーのニュートラル位置からリバース位置へのシフト操作に応じて、スリーブＳ３（リバース被動ギヤＧＲｏ）が、ニュートラル位置（図１に示す位置）からリバース位置（ニュートラル位置より左側の位置）に移動する。例文帳に追加

Responding to the shift operation of a shift lever from a neutral position to a reverse position, the sleeve S3 (the reverse driven gear GRo) moves from a neutral position (shown in Fig.1) to a reverse position (a position more on the left side from the neutral position). - 特許庁

サンプリングトランジスタＴｒ１は制御信号ＷＳに応じて駆動信号をドライブトランジスタＴｒｄの制御端Ｇに印加する。例文帳に追加

A sampling transistor Tr1 applies a drive signal to a control terminal G of a drive transistor Trd according to a control signal WS. - 特許庁

磁気テープはそこに規定された多数の平行長手データトラック（６０）を有し、データトラックは多数のトラックグループ（７５）に配置される。例文帳に追加

A magnetic tape has a number of parallel longitudinal data tracks (60) defined thereon, wherein the data tracks are arranged into a number of track groups (75). - 特許庁

コントラストが向上したＣＲＴ及びその製造方法例文帳に追加

CRT WITH IMPROVED CONTRAST AND MANUFACTURE THEREOF - 特許庁

第１ＮＭＯＳトランジスタＮＭＯＳ１のバックゲートＢＧ１は電気的なフローティング状態である。例文帳に追加

The back gate BG1 of the first NMOS transistor NMOS1 is in an electrically floating state. - 特許庁

データトラックのトラック幅を、磁気テープの幅方向で、サーボトラック（４Ｔ−１〜５等）に近いものほど段階的に小さくなるように設定する。例文帳に追加

The track widths of the data tracks are stepwise set small as they approach to servo tracks (4T-1 to 5 or the like). - 特許庁

そして、ＤＳＰ／ＣＰＵ８は、撮像時の焦点距離に応じてコントラストの補正強度を変更させて、画像のコントラストを補正する。例文帳に追加

Then the DSP/CPU 8 varies correction intensity for the contrast according to the focal length at the imaging to correct the contrast of the image. - 特許庁

Ｎｃｈ ＭＯＳトランジスタＮＭＴ１とＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ ＭＯＳトランジスタＮＭＴ２とＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ ＭＯＳトランジスタＮＭＴｎとＮｃｈ ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、それぞれミラー比の異なるカレントミラー回路を構成する。例文帳に追加

Each pair of the Nch MOS transistor NMT1 and the Nch MOS transistors NMTR1 to NMTRm, the Nch MOS transistor MMT2 and the Nch MOS transistors NMTR1 to NMTRm, and the Nch MOS transistor NMTn and the Nch MOS transistors NMTR1 to NMTRm configures a current mirror circuit having different mirror ratios. - 特許庁

信号ＵＰがローレベルになると、ｐ型ＭＯＳトランジスタ２２ａが導通して、ｐ型ＭＯＳトランジスタ２２ｂが非導通状態となる。例文帳に追加

When the signal UP is turned into a low level, the p-type MOS transistor 22a is conducted, and the p-type MOS transistor 22b is turned into the non-conductive state. - 特許庁

スイッチングトランジスタ４０６ａは、ＮチャンネルＭＯＳ−ＦＥＴとする。例文帳に追加

The switching transistor 406a is an N-channel MOS-FET. - 特許庁

また、トラバース巻用ボビンに金属条２をトラバース巻きして作製したトラバース巻コイル１として構成した。例文帳に追加

The traverse wound coil 1 is formed by traverse winding the metal strip 2 about the traverse winding bobbin. - 特許庁