「マルチプロセッサ」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

マルチプロセッサシステムにおいて、プロセッサカードに搭載されるＬＳＩの内部で使用されるクロックを、各プロセッサカードのＬＳＩの相互間で同期化させる技術にを提供すること。例文帳に追加

To provide a technology for synchronizing a clock, used inside an LSI mounted on a processor card among LSIs of respective processor cards in a multiprocessor system. - 特許庁

複数の異なるアーキテクチャを持つマルチプロセッサシステムにおいて、プログラム実行のターンアラウンド時間を短縮することができる技術を提供することにある。例文帳に追加

To provide a technique capable of shortening the turn around time of program execution in a multiprocessor system having a plurality of different architectures. - 特許庁

マルチプロセッサシステムなどの高速プロセッサのプロセッサとソフトウェアのパフォーマンス情報を取得するための新たな方法と装置を提供する。例文帳に追加

To provide new methods and apparatus for obtaining processor and software performance information in high speed processors, such as multiprocessor systems. - 特許庁

複数の異なる構成をしたプロセッサのデバッグを行う際、所望のプロセッサのプログラムのみを同時に停止させることが可能なマルチプロセッサを搭載した半導体集積回路装置を得る。例文帳に追加

To obtain a semiconductor integrated circuit device having a multiprocessor mounted thereon, which is capable of simultaneously stopping only programs of desired processors when debugging a plurality of processors having different configurations. - 特許庁

複数のコヒーレンシ領域およびキャッシュ・パージのないコヒーレンシ領域間ソフトウェア・プロセス移行を備えるマルチプロセッサ・コンピュータ・システムの提供。例文帳に追加

To provide a multiprocessor computer system comprising a plurality of coherency regions and software migration across coherency regions without cache purges. - 特許庁

複数のプロセッサからなるマルチプロセッサシステムにおいて、デバッグ対象プロセッサに異常が発生した場合、通信ポート経由での対話的デバッグ機能を実現する。例文帳に追加

To realize an interactive debug function via a communication port if an abnormal condition occurs in a debug objective processor in a multiprocessor system composed of a plurality of processors. - 特許庁

１つ以上のマルチプロセッサシステムを、１つ以上の外部デバイスと相互接続し、高い処理機能を実現するための新たな方法や装置に対する技術を提供する。例文帳に追加

To provide a new method and device to realize a high processing function by interconnecting one or more multiprocessor systems with one or more external devices. - 特許庁

マルチプロセッサシステムに含まれる複数のプロセッサを略同時にかつ効率的に停止し、ブレークポイント発生時の各プロセッサの状態を正確に把握できるデバッグ支援装置を提供する。例文帳に追加

To provide a debugging support device for stopping a plurality of processors included in a multiprocessor system nearly at the same time and with efficiency, and for accurately obtaining status of each processor in occurrences of breakpoints. - 特許庁

本発明は、多ビットバスに接続されるプロセッサとコントロールＬＳＩの数に応じてプロセッサ及びコントロールＬＳＩ内部の終端抵抗を選ぶことができるマルチプロセッサ装置を提供することを課題とする。例文帳に追加

To provide a multiprocessor system, by which terminal resistors inside processors and a control LSI can be selected corresponding to the number of the processors and the control LSI connected to a multi-bit bus. - 特許庁

共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。例文帳に追加

To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling. - 特許庁

複数のプロセッサの中に障害を有するプロセッサがあっても、データ通信効率への影響が生じにくいマルチプロセッサシステムを提供する。例文帳に追加

To provide a multiprocessor system which hardly affect the efficiency of data communication even when there is any processor having a fault in a plurality of processors. - 特許庁

マルチプロセッサシステムに関し，キャッシュリプレース要求によってグローバルバスに負荷がかかることを防ぐことが可能となる技術を提供する。例文帳に追加

To provide a technique which prevents a load from applying to a global bus by a cache replacement request related with a multiprocessor system. - 特許庁

複数のプロセッサがバスを介して接続されるマルチプロセッサシステムにおいて、被疑部品ができない障害が発生した場合に、被疑部品の判断を容易にする。例文帳に追加

To facilitate determination of suspicious components when such a failure that suspicious components can not be specified is occurred in a multiprocessor system in which a plurality of processors are connected through a bus. - 特許庁

一又は複数のプロセッサが高速アクセス可能であり、複数のプロセッサのうちの一部のプロセッサの機能を限定することにより、安価なマルチプロセッサシステムを提供することを課題とする。例文帳に追加

To provide an inexpensive multiprocessor system comprising one or more high-speed accessible processors by limiting the function of some processors of the plurality of processors. - 特許庁

メモリ・アクセスの順序付けを必要とするプログラムを、ロード命令の投機実行機能をもつマルチプロセッサ環境で実行する場合に、高速性を改善する。例文帳に追加

To improve high-speed performance when a program needing the ordering of a memory access is executed under multi-processor environment having a speculation executing function of load command. - 特許庁

分散メモリマルチプロセッサシステムが、複数のセルが互いに通信可能に結合され、該複数のセルは全体として複数のプロセッサとキャッシュとメインメモリとセルコントローラとを含む。例文帳に追加

The distributed memory multiprocessor system includes a plurality of cells communicatively coupled to each other and collectively including a plurality of processors, caches, main memories and cell controllers. - 特許庁

制御用のプロセッサユニット（ＰＵ）１０と、それぞれがローカルメモリ２２ａ〜２２ｈをもつ複数の演算用のサブプロセッサユニット（ＳＰＵ）２０ａ〜２０ｈと、メインメモリ１２０とを含むマルチプロセッサシステムを提供する。例文帳に追加

The multiprocessor system includes a processor unit (PU) 10 for control, a plurality of sub-processor units (SPU) 20a for computation having local memories 22a-22h, and a main memory 120. - 特許庁

プロセッサ及び他のコンピュータハードウェアリソースが区画においてグループ編成され、その各々がオペレーティングシステムインスタンスを有するようなマルチプロセッサコンピュータアーキテクチャを提供する。例文帳に追加

To provide a multiprocessor computer architecture where the processors and other computer hardware resources are formed into groups in a section and each of these groups has an operating system instance. - 特許庁

マルチプロセッサを構成するノードのそれぞれは、他のノードと相互接続するための複数のポート301〜303と、コンフィグレーションユニット500と、トランザクション送信ユニット504と、トランザクション受信ユニット505とを備えて構成される。例文帳に追加

Each of the nodes making up a multiprocessor comprises a plurality of ports 301 to 303 for interconnection with other nodes, a configuration unit 500, a transaction sending unit 504, and a transaction receiving unit 505. - 特許庁

単一のマルチプロセッサシステム上で複数のＯＳを稼動させる計算機システムにおいて、キャッシュアクセス処理能力の低下、ネットワーク負荷の増加を防ぐことができるキャッシュ一致制御を提供する。例文帳に追加

To provide a cache coincident control capable of preventing lowering of cache access throughput and increasing of network loads in a computer system for activating a plurality of OSs on a single multi-processor system. - 特許庁

このような本発明のマルチプロセッサシステムは、キャッシュ一貫性維持のための複雑なロジックを使用しないことによって、システムの電力消耗を減らすことができる。例文帳に追加

Thus, the multiprocessor system can reduce a power consumption of the system for maintaining cache consistency without using a complex logic. - 特許庁

本発明にかかるマルチプロセッサシステムは、マスターシステム１０と、マスターシステム１０とプロセッサ間通信インターフェースを介して接続されたスレーブシステム２０を備えている。例文帳に追加

This multiprocessor system is provided with a master system 10 and a slave system 20 connected through an inter-processor communication interface to the master system 10. - 特許庁

複数の中央処理装置と複数の主記憶装置とを備えるマルチプロセッサシステムは、複数の出力部と、複数の入力ポートと、クロスバ部と、出力先情報比較部とを具備する。例文帳に追加

This multiprocessor system having a plurality of central processors and a plurality of main storage devices has a plurality of output parts, a plurality of input ports, a crossbar part, and an output destination information comparison part. - 特許庁

この方法は、オンチップ共用メモリを備えた新しいマルチプロセッサ集積回路を、シングル・プロセッサ集積回路技術と共に使用するように設計された既存の技術を使用して割振り解除することができるようにする。例文帳に追加

This method provides the allocation releasing by applying the existing technology designed to use a new multiprocessor integrated circuit having an on-chip shared memory, with the single-processor integrated circuit technology. - 特許庁

マルチプロセッサ間通信の待ち行列に用いるＦＩＦＯ手段において、一度に転送できるデータ量を必要に応じて一定の範囲で任意に変更する。例文帳に追加

To change data volume discretionally at need which can be transferred simultaneously with a fixed range in a FIFO means used for queuing an inter multiprocessor communication. - 特許庁

ＭＰシミュレータ２は、ノンブロッキングアクセス管理テーブル２ａを用いて、上記Ｉ１，Ｉ２より、次のプロセッサ間通信実行開始時刻を算出し、マルチプロセッサ・システムの性能評価を行う。例文帳に追加

An MP simulator 2 calculates the next inter-processor communication execution start time from the time intervals I1 and I2 by using a non-blocking access control table 2a and evaluates the performance of a multiprocessor system. - 特許庁

ビデオ等の大容量のデータを扱う信号処理において、処理データの転送時間オーバヘッドを軽減し、処理の高速性を保つことができるマルチプロセッサ信号処理装置を提供することを目的とする。例文帳に追加

To reduce a transmission time overhead for a processing data, and keep high speed for processing, in the signal processing for processing the large volume of data such as a video. - 特許庁

少なくとも１つのオペレーティング・システムを実行するマルチプロセッサ・システムの故障プロセッサを置換えるための方法、システム、および製品を提供すること。例文帳に追加

To provide a method, system and product for replacing a fault processor in a multiprocessor system wherein at least one operating system (OS) is performed. - 特許庁

プロセッサの動作異常の態様に応じた柔軟な対応を少ないオーバーヘッドで実現できるマルチプロセッサシステム及び電子機器を提供すること。例文帳に追加

To provide a multiprocessor system and electronic equipment with which flexible dealing corresponding to the condition of operation abnormality of a processor can be provided with a little overhead. - 特許庁

本システムは、マルチプロセッサシステムを構成する複数のサブ処理ユニットによってアクセス可能な共有メモリにプロセッサタスクを格納するよう動作する。例文帳に追加

The system is operable to store the processor tasks in a shared memory that can be accessed by a plurality of sub-processing units constituting the multiprocessor system. - 特許庁

高性能、低価格の汎用品を使用することによって拡張性、汎用性、経済性に優れ、しかも汎用品の不足している信頼性を補って安全性を向上させたマルチプロセッサ構成の制御装置を提供することにある。例文帳に追加

To provide a controller of multiprocessor configuration improved in expandability, versatility and economical efficiency by using high-performance inexpensive general articles and further improved in safety by supporting the lacked reliability of general articles. - 特許庁

本発明は、一つのレジスタが同時に２以上のプロセッサにアクセスされる場合、マルチプロセッサシステムにおいて競合管理プロトコルを有する複数の共用レジスタを提供する。例文帳に追加

When one register is simultaneously accessed by two or more processors, a plurality of shared registers having a competition management protocol in a multiprocessor system is provided. - 特許庁

マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。例文帳に追加

To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration. - 特許庁

命令セットの異なる異種プロセッサを有するマルチプロセッサシステムにけるプログラムの実行効率を向上させるタスク割り付け方法を提供する。例文帳に追加

To provide a task allocation method for enhancing execution efficiency of a program in a multiprocessor system having heterogeneous processors with different instruction sets. - 特許庁

マルチプロセッサ・コンピュータ・システムは、多数の処理セット１２，１４を含み、処理セットの内少なくとも１つは、第２の処理セットとは非同期に動作可能である。例文帳に追加

This multiprocessor computer system is provided with many processing sets 12 and 14 and at least one of processing sets is operable asynchronously with the second processing set. - 特許庁

疎結合マルチプロセッサ構成の制御装置におけるプロセッサ間通信方法において、プロセッサ間で大量のデータを高速に通信することを可能にする。例文帳に追加

To communicate a large amount of data between processors at high speed in an inter-processor communication method in a controller of a loosely coupled multiprocessor configuration. - 特許庁

マルチプロセッサ装置１において、複数のプロセッサ１１とメモリ１２と付与状態レジスタ２６とが、単一本のシステムバス１３に接続されている。例文帳に追加

In a multiprocessor system 1, multiple processors 11, a memory 12 and an application state register 26 are connected to a single system bus 13. - 特許庁

本発明は、ＳＭＰ構成のマルチプロセッサシステムにおいて、ローカルノードにおけるメモリリードのレイテンシの短縮を実現する新たな技術の提供を目的とする。例文帳に追加

To provide a new technique enabling the reduction of a memory read latency period at a local node in a multiprocessor system of SMP configuration. - 特許庁

これにより、外部の情報処理手段（例えばマルチプロセッサ３）による複雑な制御が不要となり、外部の処理手段の処理負荷を軽減できる。例文帳に追加

Thus, the need of complicated control by an external information processing means (a multiprocessor 3, for instance) is eliminated, and the processing loads of an external processing means are reduced. - 特許庁

ランダム・イベント発生器２４２は、マルチプロセッサ・システムにおける複数のプロセッサ２８０〜２９０のうちどのプロセッサがブート・プロセッサになるかをランダムに選択する。例文帳に追加

A random event generator 242 randomly selects which processor out of a plurality of processors 280-290 in a multiprocessor system is to be a boot processor. - 特許庁

プロセッサのアドレス指定モードを阻害することなくクラスタ化マルチプロセッサシステム内で選択されたアプリケーションプロセッサの実行を開始する方法と装置を提供する。例文帳に追加

To provide a method and apparatus for initiating execution of selected application processors in a clustered multiprocessor system without disrupting the addressing mode of the processors. - 特許庁

分散メモリ型マルチプロセッサシステムにおいて、データに対する作業負荷が不均等であるようなプログラムを実行する際に動的な作業負荷の均等化を少ないオーバヘッドにより効率的に行う。例文帳に追加

To efficiently equalize dynamic workloads with a small overhead when a program having unequal workloads to data is executed, in a distributed memory type multiprocessor system. - 特許庁

動作状態保持手段１１は、プロセッサ２ａ、・・・、２ｂを含むマルチプロセッサ処理装置のプロセッサの個々の動作状態を保持し、システム状態保持手段１２は、統合的なシステム全体の動作状態を保持する。例文帳に追加

An operation state holding means 11 holds individual operation states of processors of a multiprocessor processing apparatus including a plurality of processors 2a, ..., 2b, and a system state holding means 12 holds the operation state of the whole integrated system. - 特許庁

種々のサブシステムに関連する活動情報を監視することにより、マルチプロセッサ・システム内の種々の点に於ける温度を計算することが出来る。例文帳に追加

The activity information related with various sub-systems is monitored so that it is possible to compute temperatures at various points in the multi-processor system. - 特許庁

マルチプロセッサシステムは、システム制御プロセッサがプログラムメモリに接続されると共に、複数のＭユニットと共にデータバスを介してメインメモリに共通に接続された構成である。例文帳に追加

The multiprocessor system is constituted so that a system control processor is connected to a program memory and connected to a main memory in common together with a plurality of M units through the data bus. - 特許庁