「マルチプロセッサ」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

複数のプロセッサの中のどのプロセッサに障害があっても、プログラムの実行環境に変化が生じにくいマルチプロセッサシステムを提供する。例文帳に追加

To provide a multiprocessor system in which the change of the execution environment of a program is hardly generated even when there is any processor having a fault in a plurality of processors. - 特許庁

ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。例文帳に追加

To provide a processor in a multiprocessor system in which a local instruction memory can be shared between processors in a form of increasing the size of the local instruction memory. - 特許庁

マルチプロセッサシステム１００において、第１のプロセッサの割込発生部２４は、実行中のメインルーチンにおいて所定のコール命令を実行したとき第２のプロセッサに対して割込を発生させる。例文帳に追加

In the multiprocessor system 100, an interruption generation part 24 of a first processor generates interruption to a second processor when a predetermined call instruction is executed in a main routine under execution. - 特許庁

多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。例文帳に追加

This directory is a divided non-dense directory for a distributed shared memory multi-processor system in which plural nodes are provided, and each node includes plural processors, and each processor has a related cache. - 特許庁

マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。例文帳に追加

To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system. - 特許庁

マルチプロセッサを使用したバンドデータの並列処理において、複数ページ処理時に発生するプロセッサの遊休時間を減少させ、プロセッサの稼働率を向上させることである。例文帳に追加

To improve an operation rate of a processor by reducing an idling time period of the processor created when processes of a plurality of pages are carried out in concurrent processing of band data using multiple processors. - 特許庁

主記憶アクセス頻度の低減とリクエストエージェントのＤＡアクセス頻度の低減とシステムインタフェースのデータ転送頻度の低減とを図ることが可能なマルチプロセッサシステムを提供する。例文帳に追加

To provide a multi-processor system for reducing main storage access frequency, and for reducing the DA access frequency of a request agent, and for reducing the data transfer frequency of a system interface. - 特許庁

ノードまでの距離に依存せずに読出しレイテンシを一定に維持してマルチプロセッサ装置のメモリポートノードと接続し得るデータ転送コントローラを提供する。例文帳に追加

To provide a data transfer controller to be connected with the memory port node of a multi-processor while holding reading latency constant without depending on the distance to the node. - 特許庁

メインプロセッサの主記憶メモリの一部をサブプロセッサとの共有メモリとして使用してもメインプロセッサのパフォーマンス低下が発生しないマルチプロセッサ装置を実現する。例文帳に追加

To provide a multiprocessor device causing no degradation of performance in a main processor even if using part of a main memory of the main processor as a shared memory with sub-processors. - 特許庁

キャッシュを搭載したCPUを複数備えたマルチプロセッサシステムにおいて、タグメモリのエントリに訂正不可能障害が発生した場合であっても、データのコヒーレンシを保証し、動作を継続できるようにする。例文帳に追加

To continue operation by guaranteeing the coherency of data even when an uncorrectable fault is generated in an entry of a tag memory in a multiprocessor system provided with a plurality of CPUs each of which is loaded with a cache. - 特許庁

少ないハードウェア量に関わらず、主記憶の故障で停止しないマルチプロセッサ(複数のCPU)で構成される共有メモリ型情報処理システムを提供する。例文帳に追加

To provide a shared memory type information processing system constituted of a multiprocessors (plural CPUs) that is prevented from being stopped with a fault of a main storage in spite of the small number of hardware elements. - 特許庁

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。例文帳に追加

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system. - 特許庁

マルチプロセッサ構成制御装置において、共有メモリを使用することなく、簡易かつ安価な構成で、各制御実行装置の装置構成からの離脱や再起動に対応すること。例文帳に追加

To provide a multi-processor constituted control device which can be detached from each control execution device, and re-started with a simple and inexpensive configuration without using any common memory. - 特許庁

個々のプロセッサの性能要求、およびマルチプロセッサ・システムのシステムの電力・熱全体量により、個々のプロセッサの電圧および周波数を調整できるようにすること。例文帳に追加

To adjust voltage and a frequency of each processor based on a performance request of each processor and total amount of electric power/heat of a system of a multiprocessor system. - 特許庁

マルチプロセッサシステムにおいて処理性能を落とさずに消費電力を低減し、また、実時間処理を要求するプログラムを実行するに際しても、時間制約を遵守しつつ、電力を低減することを目的とする。例文帳に追加

To reduce power consumption without lowering processing performance in a multi-processor system and to reduce power while following time constraint even when executing a program requesting real time processing. - 特許庁

ＲＭＷ処理のオーバーヘッドを低減し、プログラムの工数増大を抑制して同時性確保の処理を実現するマルチプロセッサシステム等を提供すること。例文帳に追加

To provide a multiprocessor system which realizes processing of simultaneousness securement reducing an overhead of RMW (Read Modify Write) processing and suppressing an increase in man hours of program. - 特許庁

また、共有メモリを接続した複数のプロセッサで構成したマルチプロセッサシステムにおいて、各プロセッサは、ブート時に共有メモリに記憶されたデータに基づいて自己のプロセッサＩＤを認識するようにした。例文帳に追加

In the multiprocessor system configured by the plurality of processors connected with a shared memory, each the processor recognizes its own processor ID on the basis of data stored in the shared memory at the booting. - 特許庁

拡張バスを介して接続した複数のプロセッサの各アプリ間におけるシステムコールの受け渡しを可能にし、負荷を他のプロセッサに分散することができるマルチプロセッサを提供する。例文帳に追加

To provide a multi-processor for transferring a system call between applications of a plurality of processors connected through an extended bus and disturbing load to the other processors. - 特許庁

消費電力が最適化された分散処理型の低消費電力性マルチプロセッサシステムにおいて、低消費電力性の特徴を活かしつつ、割り込み処理の負荷分散を効率的に行う事を目的とする。例文帳に追加

To efficiently perform load distribution for interrupt processing, while taking advantage of features of low power consumption characteristics, in a distributed processing type low power consumption characteristic multiprocessor system in which the power consumption is optimized. - 特許庁

本発明は、システムの実行を停止せずに、動的にルーティングテーブルの変更を行うことができるマルチプロセッサシステムを得る。例文帳に追加

A multi-processor system capable to dynamically change a routing table without stopping the execution of this system, is obtained and it is provided with a redundant path configured by connecting a plurality of processor elements and memory controllers and routers to each other. - 特許庁

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。例文帳に追加

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache. - 特許庁

プロセッサの要求性能に基づいて、マルチプロセッサ・システムまたはブレード型アーキテクチャにおけるプロセッサの電圧を変更する手段を提供すること。例文帳に追加

To provide a means to change voltage of a processor in a multiprocessor system or a bladed architecture based on a performance requirement of a processor. - 特許庁

１つのチップの中に複数のＣＰＵコアがある場合でも、プログラムの順序どおりのステップ実行を行うことができるマルチプロセッサ、デバッグ装置およびデバッグ方法を提供する。例文帳に追加

To provide a multiprocessor, a debugging device, and a debug method for executing steps in order of a program even when there are a plurality of CPU cores in one chip. - 特許庁

動作周波数をデフォルトの動作周波数から別の動作周波数に変更すべきであるとの決定に応答して、マルチプロセッサ・データ処理システム内のスレーブ・プロセッサが非トランザクション・モードに切り替えられる。例文帳に追加

Slave processors are placed in the multi-processor data processing system into a non-transactional mode, in response to determining the operating frequency should be changed from the default operating frequency to the another operating frequency. - 特許庁

マルチプロセッサシステムを制御するシステムコントローラに関し，システムコントローラによるＥｖｉｃｔｉｏｎの数を減らし，システムの性能低下を防止することができるようにする。例文帳に追加

To reduce the number of Evictions by a system controller to prevent performance degradation of a system concerning to the system controller which controls a multiprocessor system. - 特許庁

マルチプロセッサシステム（１０）は、第１プロセッサ（２０−０）、複数の第２プロセッサ（２０−１，２０−２）、管理機構（３０，３２）と、通信機構（３０，３１）とを備える。例文帳に追加

A multiprocessor system (10) has a first processor (20-0), a plurality of second processors (20-1, 20-2), management mechanisms (30, 32) and communication mechanisms (30, 31). - 特許庁

マルチプロセッサシステムにおけるタスク遷移とキャッシュミスなどの性能情報とを関連させた分析を可能にし、またシステム処理の並列度とタクス遷移との関連を明確にする。例文帳に追加

To enable an analysis of relationship between a task transition and performance information such as mis-caching in a multiprocessor system and to clearly identify a relationship between a parallel degree and the task transition of the system processing. - 特許庁

マルチプロセッサシステムにおいて、ブロードキャストスヌープ方式ではスヌープ結果の集計がボトルネックとなり、ディレクトリ方式では他ノードにキャッシュされているケースでレイテンシが遅くなる。例文帳に追加

To solve the following problems of a multiprocessor system: totaling of snoop results becomes a bottleneck in a broadcast snoop system, and latency becomes late in a case where caching is performed to another node in a directory system. - 特許庁

セキュアプロセッサ２４と通常プロセッサ２２を含むヘテロなマルチプロセッサシステムを構築し、セキュアタスクと非セキュアタスクを各プロセッサへ振り分ける。例文帳に追加

A hetero-multiprocessor system provided with a secure processor 24 and an ordinary processor 22 is constructed, and a secure task and a non- secure task are distributed to the respective processors. - 特許庁

共有資源にアクセスするマルチプロセッサシステムにおけるセマフォビットを用いた排他制御に係り、プロセッサによるセマフォビットの獲得にかかるバス転送の負荷を軽減することを課題とする。例文帳に追加

To reduce the load on a bus transfer required for a processor to acquire a semaphore bit concerning exclusive control, for which the semaphore bit is used, in a multiprocessor system for accessing shared resources. - 特許庁

一方、データ処理システムがマルチプロセッサ・システムであれば、第２の猶予期間検出技術を使用して、猶予期間検出処理が実行される。例文帳に追加

On the other hand, if the data processing system is the multiprocessor system, grace period detection processing is performed using a second grace period detection technique. - 特許庁

複数のOS103を実行するマルチプロセッサコンピュータシステムの動作中のI/Oデバイスの取り外し及び交換の通知を関連するOS103に提供するシステム100を提供する。例文帳に追加

To provide a system 100 that provides a related OS 103 with a notification of removal and replacement of an I/O device in operation in a multiprocessor computer system that runs a plurality of OSs 103. - 特許庁

メモリ・アクセス割込みを利用して、マルチプロセッサ環境内のプロセッサのリセットを有効にする装置、プログラム製品、及び方法を提供すること。例文帳に追加

To provide a device, a program product, and a method which make effective the resetting of a processor in multiprocessor environment by using a memory access interruption. - 特許庁

汎用性のある通信用拡張ボ−ドを提供し、それを用いて低コストかつ短い開発期間で容易にマルチプロセッサシステムを構築すること等を目的とする。例文帳に追加

To provide a general-purpose expansion board for communication, and to easily construct a multiprocessor system by use of it at low cost in a short development period. - 特許庁

本発明は、分散共用メモリ（ＤＳＭ）マルチプロセッサの主メモリを実装するのに用いることができ、メモリを容易に更新または交換できるような機構を提供する。例文帳に追加

To provide a mechanism which can be used for mounting a main memory of a distributed shared memory (DSM) multiprocessor and through which memory can be easily upgraded or replaced. - 特許庁

マルチプロセッサシステムが起動される場合、期間１５１において、主プロセッサの起動処理が行われ、次に、副プロセッサのそれぞれは、自分が実行すべきプログラムの転送処理を開始する。例文帳に追加

When this multiprocessor system is started, a main processor is started in a period 151, and next, each of subprocessors starts transfer of a program to be executed therein. - 特許庁

マルチプロセッサ装置において、プロセッサ数が多くなった場合はＲＡＭの個数も同様に増加して小型化や省電力化を実現することができない。例文帳に追加

To solve the problem that when the number of processors is increased in a multiprocessor device, the number of RAMs is also increased, thereby hindering reduction in size and power saving. - 特許庁

マルチプロセッサシステム（一例としてＰＥ１００）において、複数のプロセッサ（一例としてＳＰＵ１０８ａ〜１０８ｄ）のうちの１つが割り込みを処理し、割り込みを処理するための次のプロセッサを識別する責任を割り当てられる。例文帳に追加

In this method, one of a plurality of processors (for example, SPU 108a-108d) processes an interruption in a multiprocessor system (for example, PE 100), and the responsibility of identifying a processor for performing the next interruption is assigned thereto. - 特許庁

３台以上の計算機が接続された疎結合マルチプロセッサシステムでなるホットスタンバイシステムにおいて、各計算機の業務負荷を平準化する。例文帳に追加

To provide a control method for switching in a hot standby system of a loosely-coupled multiprocessor comprising more than three computers, which levels out loads of each computer. - 特許庁

階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。例文帳に追加

The processing unit of an intermediate hierarchy in a hierarchical shared bus multi-processor system is provided with a processor having a programmable ability being equal to that of a normal processor, an instruction memory and a data memory. - 特許庁

通信情報処理システムにおいてシングルプロセッサからマルチプロセッサへ移行する際に，障害処理の実時間性を保持しつつ，プロセッサ増加に伴って呼処理負荷を各プロセッサに均等に分散できるようにする。例文帳に追加

To evenly distribute the call processing load to processors is response to increase of the number of processors while keeping the real time performance when a single processor is shifted to a multiprocessor in a communication information processing system. - 特許庁

負荷のかからない処理によってマルチプロセッサに割り当てるべき負荷を均一にして、スループットを向上させた並列処理型の高速な画像処理装置、画像処理方法、プログラム、記憶媒体を提供すること。例文帳に追加

To provide a parallel processing type high-speed image processor of which the throughput is improved by making load to be assigned to a multiprocessor uniform by processing not to be applied with the load, and to provide a method and a program for processing image and a storage medium. - 特許庁

現用系プロセッサのバックアップデータと予備系プロセッサのバックアップデータとが共に壊れるといった不具合を防止することが可能なマルチプロセッサシステムを提供すること。例文帳に追加

To provide a multi-processor system preventing nonconformity such as breaking both of the backup data of a working processor and the backup data of a spare processor. - 特許庁

共有メモリを備えたマルチプロセッサ構成の記憶制御装置において、共有メモリに対するアクセス効率を改善し、データ転送性能を向上させる。例文帳に追加

To improve the efficiency of an access to a shared memory, and to improve data transferring performance in a storage controller in a multi- processor constitution equipped with a shared memory. - 特許庁

本発明は、atomic-LOAD/STORE の機能を持たないプロセッサを用いてマルチプロセッサシステムを構築する場合に、atomic-LOAD/STORE の機能と同等の機能を実現する回路を提供することを目的とする。例文帳に追加

To provide a circuit for realizing a function, that is equivalents to a function of atomic-LOAD/STORE, in the case of constructing a multiprocessor system using a processor which does not have the function of atomic-LOAD/ STORE. - 特許庁