「メモリ結合」に関連した英語例文の一覧と使い方

キャッシュメモリサブシステムのための圧縮エンジン(308)は、キャッシュタグメモリ(304)及びキャッシュデータメモリ(310)へのポインタ(502)、及び該ポインタ(502)に結合されてキャッシュタグメモリ(304)及びキャッシュデータメモリ(310)と結合することが可能なインタフェイス(502)を有する。例文帳に追加

The compression engine 30 for a cache memory subsystem has a pointer 502 to a cache tag memory 304 and a cache data memory 310, and an interface 502 coupled to the pointer 502 and capable of coupling to the cache tag memory 304 and cache data memory 310. - 特許庁

メモリ・ユニットは、複数のメモリ・クロック発振器および複数のそれぞれの電圧コントローラに結合されたシステム・メモリ・コントローラを含み、各メモリ・クロック発振器およびそれぞれの電圧コントローラがメモリ・レセプタクルに結合され、したがって複数のメモリ・レセプタクルを提供し、複数のレセプタクル内の各レセプタクルはメモリ・タイプの動作に関する別々の電力境界を有する。例文帳に追加

A memory unit includes a system memory controller coupled to a plurality of memory clock oscillators and a plurality of respective voltage controllers, wherein each memory clock oscillator and respective voltage controller are coupled to a memory receptacle and thus provide a plurality of memory receptacles, each receptacle in the plurality of receptacles having a separate power boundary for operation of a memory type. - 特許庁

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。例文帳に追加

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array. - 特許庁

メモリバスマルチプレクサは、サブシステムメモリバスと各ＤＭＡコントローラとの間に結合され、アービタを用いて、如何なるＤＭＡコントローラもメモリバスを制御可能なようにメモリバスマルチプレクサを設定する。例文帳に追加

A memory bus multiplexer is connected between a subsystem memory bus and the each DMA controller, and is set to make all DMA controllers control the respective memory buses, using an arbiter. - 特許庁

本発明は、メモリコントローラ、単一の中央スイッチ、メモリコントローラと中央スイッチに電気的に結合されるデータバス、複数のN個のメモリモジュールからなるメモリ構成を提供する。例文帳に追加

This memory is configured with a memory controller, a signal central switch, a data bus electrically coupled to the memory controller and the central switch and plural N memory modules. - 特許庁

本発明のメモリデバイス(50)は、基板を有するメモリアレイ(100)、基板上に配置されたメモリセル(130)のアレイ、メモリセル(130)に結合された行導体(110)及び列導体(120)を備える。例文帳に追加

This memory device (50) is provided with a memory array (100) having a substrate, an array of memory cells (130) arranged on the substrate, row conductors (110) and column conductor (120) coupled to the memory cell (130). - 特許庁

相変化メモリは、例えば、スタティックランダムアクセスメモリ及び／又はランダムアクセスメモリのようなバッファと結合したＮＡＮＤフラッシュメモリを置き換えるために用いられることが可能である。例文帳に追加

To provide a method and a device, which use a phase change memory available as a replacement of a NAND flash memory connected to a buffer, such as a static random access memory and/or a random access memory. - 特許庁

メモリ構造(20)は、メモリ記憶素子(23)と、メモリ記憶素子に電気的に結合され、かつ、メモリ記憶素子の状態を制御するよう構成されたトンネル接合デバイスからなる制御素子(25)と、基準素子(930)とから構成される。例文帳に追加

The memory structure (20) is constituted of the memory storage element (23), the control element (25) comprising a tunnel-junction device electrically coupled to the memory storage element and configured to control the state of the memory storage element, and a reference element (930). - 特許庁

本メモリ構成には、メモリコントローラに電気的に結合されているＣＰＵバスと、スイッチング手段に接続されたメモリコントローラと、複数のメモリモジュールに電気的に接続されたスイッチとを含む。例文帳に追加

This memory configuration is provided with a CPU bus electrically connected to a memory controller, the memory controller connected to a switching means and the switch electrically connected to plural memory modules. - 特許庁

バッファは、複数のデータ・エントリを記憶するように構成され、メモリと、メモリの出力とバッファの出力との間に結合された１つまたは複数のレジスタと、レジスタおよびメモリに結合された制御論理とを備える。例文帳に追加

Thus, the control logic controls other various devices of the storage device 110 or the like by these output control signals. - 特許庁

メモリ制御装置３は、メモリ装置４からＵＳＢ結合装置１へのデータ流を制御するためにインターフェース装置２とメモリ装置４との間に結合されている。例文帳に追加

The control device 3 is connected between the interface device 2 and the memory device 4 in order to control a data flow from the memory device 4 to the connection device 1. - 特許庁

メモリアクセス命令のベクトル化は、メモリのバンド幅を増やすことを目的として、２つ又はそれ以上のメモリアクセス命令を１つのシングルメモリアクセス命令に結合し、長いメモリアクセス待ち時間を持つコンピュータデバイスの性能を高める。例文帳に追加

To provide memory access instruction vectorization that combines two or more memory access instructions into a single memory access instruction to increase memory bandwidth, which boosts performance of computing devices that have long memory access latency. - 特許庁

該メモリブロックはメッシュ型クロスバーでパイプライン論理ユニットへ結合されており且つ１組の仮想メモリバンクを形成しており、任意の与えられた物理的メモリバンク内のメモリブロックは任意の特定のパイプライン論理ユニットに対する仮想メモリバンクへ割当てることが可能である。例文帳に追加

The memory blocks are coupled to the pipeline logic units by a mesh type crossbar and form a combination of virtual memory banks, and memory blocks in arbitrary given physical memory banks may be allocated to a virtual memory bank for arbitrary specified pipeline logic unit. - 特許庁