「メモリ結合」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

二次電池装置は、二次電池に関する情報（種別や電池容量等）を記憶したメモリと、外部機器との間で電磁結合するアンテナを備え、このアンテナを介して受け取った電磁結合エネルギを電力源として動作して前記メモリに記憶された情報を上記アンテナを介して出力する通信手段とを備える。例文帳に追加

The secondary battery device includes a memory for storing the information (the classification, the battery capacity and the like) concerning a secondary battery, and an antenna for electromagnetically coupling between an external apparatus and the device, and further includes a communicating means for outputting the information stored in the memory through the antenna. - 特許庁

メモリモジュールにおいて、モジュール基板１上にメモリ２を複数実装し、このメモリ２の近傍のＶｒｅｆ−Ｖｓｓ間インピーダンスをデカップリングコンデンサ５とＶｒｅｆプレーン４でＶｓｓと結合させて広い周波数領域で低インピーダンス化を図り、Ｖｒｅｆプレーン４は各メモリ２毎に個別に設け、Ｖｒｅｆプレーン４間を高インピーダンス配線、又は高インピーダンスチップ部品３−１，３−２で接続する。例文帳に追加

In a memory module, a plurality of memories 2 are mounted on a module substrate 1, Vref-Vss impedance near the memories 2 is coupled with Vss by a decoupling capacitor 5 and Vref planes 4 to reduce impedance, the Vref plane 4 is individually provided for each memory 2, and the Vref planes 4 are connected by high-impedance wiring or high-impedance chip components 3-1, 3-2. - 特許庁

ファイルがプログラムに結合されると、これらの関数やデータに対するファイルのコード内の全ての参照は、メモリ内で関数やデータが配置されている、プログラム中の実際の場所を指すように変更されます。例文帳に追加

When the file is joined to the program, all references to those functions and data in the file's code are changed to point to the actual locations in the program where the functions and data are placed in memory. - Python

有機活性層２０として、デンドリマーに酸化還元物質であるメタロセンを結合させたメタロセンデンドリマーを用いた有機メモリ素子を構成する。例文帳に追加

The organic memory element with its organic active layer 20 using such a metallocene dendrimer that metallocene as an redox substance is bound to a dendrimer is constructed. - 特許庁

上記アドレスデコーダのデコード結果に基づいて、上記メモリセルアレイに結合されたデータバスにおけるデータ伝達路の切り替えを可能とするデータバス制御回路（１３）を設ける。例文帳に追加

A data bus control circuit 13 is provided to switch a data transmission circuit in the data bus coupled to the memory cell array on the basis of the result of the address decoder. - 特許庁

半導体基板のトレンチ内に少なくとも一部が位置付けられ、該基板に形成されたソース／ドレイン領域に電気的に結合された電荷蓄積ノードを有するメモリ例文帳に追加

MEMORY HAVING CHARGE STORAGE NODE HAVING AT LEAST A PART POSITIONED IN TRENCH OF SEMICONDUCTOR SUBSTRATE AND ELECTRICALLY COUPLED WITH SOURCE/DRAIN REGIONS FORMED ON SUBSTRATE - 特許庁

トランズアクションをベースとしてバスメカニズムがメモリシステムへ結合しており且つそのトランズアクションセット内に定義されたキャッシュコヒーレンシィトランズアクションを有している。例文帳に追加

A bus mechanism connected with the memory system with a transaction as a base is provided with a cache coherency transaction defined in the transaction set. - 特許庁

メモリ・ゲイン・セル６４は、ストレージ・キャパシタ３８と、ストレージ・キャパシタに電気的に結合された、ストレージ・キャパシタを充放電するための書込みデバイスと、読取りデバイスとを含む。例文帳に追加

A memory gain cell 64 includes a storage capacitor 38, a write device which is electrically coupled to the storage capacitor for charging and discharging the storage capacitor, and a read device. - 特許庁

不均等メモリ・アクセス（ＮＵＭＡ）コンピュータ・システムが、ノード相互接続により結合される少なくとも１つのリモート・ノードとホーム・ノードとを含む。例文帳に追加

A non-uniform memory access(NUMA) computer system includes at least one remote node and a home node coupled by node mutual connection. - 特許庁

音響信号プロセッサおよびメモリに結合される音声処理エンジンは、音声処理基準を得るために起動時間にテンプレートファイルを読み出す。例文帳に追加

A sound processing engine coupled to the audio signal processor and the memory reads out the template file in a starting time to obtain the sound processing criteria. - 特許庁

ＤＲＡＭ、ＳＲＡＭ、ＲＯＭなどのメモリ装置（スレイブ装置）が結合されるバスには、マスタ装置（ＣＰＵ，直接記憶アクセス装置（ＤＭＡ）など）が接続される。例文帳に追加

To the bus connected with memory devices (slave devices) such as DRAM, SRAM, and ROM, master devices (CPU, direct memory access (DMA), etc.), are connected. - 特許庁

データ記憶層が強い垂直磁気異方性を有し、かつ、データ記憶層とその下方に設けられた磁化固定層との間の磁気的結合が強い磁気メモリを提供する。例文帳に追加

To provide a magnetic memory in which a data storage layer has strong vertical magnetic anisotropy and magnetic coupling is strong between the data storage layer and a magnetization fixed layer provided below the data storage layer. - 特許庁

本発明は、ゲート電極結合によって駆動される負荷トランジスタでデータを読み取るセンシング増幅器を有するフラッシュメモリを提供することを課題とする。例文帳に追加

To provide a flash memory having a sensing amplifier for reading data by a load transistor driven by gate electrode coupling. - 特許庁

本発明を組み込んだ計算機システムは、第１のバス・システム、コントローラ装置および第２のバス・システムを介してメモリ・サブシステムに結合されたホスト・プロセッサを含む。例文帳に追加

The computer system includes a host processor 16 connected to a memory sub-system 10 through a 1st bus system, a controller and a 2nd bus system. - 特許庁

さらに、この信号処理装置は、メモリ・サブシステムを介して、信号処理サブシステムとＦＦＴサブシステムの間でデータを転送する動作を制御するために結合しているコントローラも含む。例文帳に追加

The signal processor includes further a controller coupled to control an operation of transferring a data between the signal processing sub-system and the FFT sub-system via the memory sub-system. - 特許庁

メモリセルアレイ要素信号上を横断する配線を行う場合に、この配線と要素信号との間の結合容量による負荷を均一にすることのできる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device in which a load due to coupling capacitance between the wiring and an element signal can be uniformed when wiring crossing over a memory cell array element signal. - 特許庁

隣り合うメモリセルブロックＭＣのサブビット線ＳＢＬの他端側同士はサブビット線結合トランジスタＱＳを介して互いに接続されている。例文帳に追加

The other end sides of the sub-bit lines SBL of adjacent memory cell blocks MC are connected mutually through a sub-bit line coupling transistor QS. - 特許庁

差分復号処理部２−１〜２−ｎは、振り分けられたタイルの階層データと内部メモリに蓄積された変換係数を結合して差分復号し、タイルの復号画像を得る。例文帳に追加

Differentially decoding processing parts 2-1 and 2-n combine the distributed hierarchical data of tiles with conversion coefficients stored in an internal memory to perform differential decoding, obtaining decoded images of the tiles. - 特許庁

該基体上にはメモリカードを設置可能な設置室２１を形成し、その両側にはスライド溝２２を設置し、該スライド溝はスライドレールユニット２３と該ガイド溝により相互に結合する。例文帳に追加

An setting chamber 21 for setting the memory card is formed on the substrate, slide grooves 22 are provided on both sides, and the slide grooves are mutually coupled by a slide rail unit 23 and the guide grooves. - 特許庁

必要に応じてバスブリッジ回路２２が制御系バス２０とＪＰＥＧバス２１とを結合すると、ＭＰＵ２３はデータ蓄積用メモリ１７をアクセスすることができる。例文帳に追加

When the bus bridge circuit 22 couples the control system bus 20 with the JPEG bus 21 as required, the MPU 23 can access the data storage memory 17. - 特許庁

１つのメモリセルを、第１ポートアクセストランジスタ（ＡＴＡ）と第２ポートアクセストランジスタ（ＡＴＢ）と、これらのアクセストランジスタに共通に結合されるストレージトランジスタ（ＤＤＳＴ）で構成する。例文帳に追加

One memory cell is constituted of a first port access transistor (ATA), a second port access transistor (ATB) and a storage transistor (DDST) coupled to the access transistors in common. - 特許庁

メモリ(104)に結合されたプロセッサは、対象となっている設計要素に関連付けられたそれぞれの格納されたコンフィギュレーション要素を、対象となっている設計要素に、連続番号によって示された順序で適用する。例文帳に追加

A processor coupled to the memory 104 applies the respective stored configuration elements correlated to the objective design element to the objective design element, according to an order indicated by the consecutive number. - 特許庁

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。例文帳に追加

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer. - 特許庁

高電圧比較セルおよび低電圧比較セルが、メモリセル電圧と比較するための２つの別個の基準電圧を供給する２つのセンス増幅器のそれぞれに結合されている。例文帳に追加

A high voltage comparison cell and a low voltage comparison cell are coupled to each of two sense amplifiers for supplying two discrete reference voltages for comparison with a memory cell voltage. - 特許庁

本実施例では、結合ユニット１４及びプリンタユニット１２は、カメラ１０の撮影画像データをメモリカード２４に記録する際のバッファとして機能する。例文帳に追加

The coupling unit 14 and the printer unit 12 function as a buffer when imaged image data of the camera 10 are recorded to the memory card 24 according to the embodiment. - 特許庁

また、本体樹脂フレーム１２には、プリント基板が固定されており、表裏金属パネル１０・１１と結合して、ＩＣメモリカード２０が製造される。例文帳に追加

A printed circuit board is fixed to the body resin frame 12, and the IC memory card 20 is manufactured, by binding the face and back metal panels 10 and 11 with each other. - 特許庁

センスアンプを分離させて、読取り又は書込みが行われるメモリセルのアクセスＭＯＳＦＥＴを横断しての容量結合を介してワード線電圧がビット線電圧を追従することを可能とさせる。例文帳に追加

A sense amplifier is separated, and word line voltage is made to enable following bit line voltage through capacitive coupling crossing an access MOSFET of a memory cell in which reading or writing is performed. - 特許庁

一つのセルアレイブロックから三つのワードラインを共に活性化させる場合、前記三つのワードラインのいずれか一つに結合された不良メモリセルを代替するリダンダンシーセルを選択する。例文帳に追加

When three word lines are simultaneously activated from one cell array block, a redundancy cell to replace a defective memory cell connected to one of the three word lines is selected. - 特許庁

メモリセルキャパシタ（ＭＳ）と同一構造を有する容量素子（Ｓ）を、行または列方向に沿って整列して配置し、これらの容量素子を並列に結合して、キャパシタ型アンチヒューズを実現する。例文帳に追加

Capacitor elements (S) having the same structure as a memory cell capacitor (MS) are arranged along a row or column direction, these capacitor elements are coupled in parallel, and a capacitor type anti-fuse is realized. - 特許庁

本発明のコンピュータシステムは、中央処理装置と、該中央処理装置へ結合しているメモリユニットとを有しており、１組のウォッチポイントがコンピュータシステムにおいて画定されている。例文帳に追加

This computer system is provided with a central processing unit and a memory unit connected with the central processing unit, and one set of watch points are defined in the computer system. - 特許庁

この集光線位置微調装置によれば、積層導波路ホログラムメモリの任意の層にレーザ光を結合させる光学系において、機械的に動かさなければならない軸は１軸であり、しかも、粗動で良いという長所を有する。例文帳に追加

This fine adjustment device for the condensed beam has advantages in that the axis required to be mechanically moved in the optical system for coupling the laser beam to an arbitrary layer of the laminated waveguide hologram memory is uniaxial and coarse adjustment suffices. - 特許庁

３次元メモリデバイスは、絶縁材料によって分離され、復号化回路を介してセンスアンプに結合可能なストリングとして配置された複数の隆起した形状スタック含む。例文帳に追加

The three-dimensional memory device comprises a plurality of stacks of protruded shapes, isolated by an insulating material and disposed as a string capable of coupling with a sense amplifier via a decoding circuit. - 特許庁

ＮＡＮＤ型フラッシュメモリにおいて隣接セル間での結合容量が増大した場合においても、リードディスターブ現象の発生を防止しつつ、非選択セルのコンダクタンスの低下を抑制する。例文帳に追加

To suppress the conductance of a non-selective cell from degrading while preventing the occurrence of read disturbance phenomenon even when a coupling capacity between adjacent cells is increased in a NAND flash memory. - 特許庁

中央演算処理装置システムに関連し、該中央演算処理装置システムのバスに選択的に結合可能なメモリの部分の割り当て管理のために、方法及びシステムが開示される。例文帳に追加

A method and system is disclosed for allocation management of a portion of the memory associated with a central processing unit system that can be selectively coupled to a bus of the central processing unit system. - 特許庁

このような処理を繰り返して行った後、半導体メモリに蓄積された複数のサムネイル画像情報ブロック９１を結合し、サムネイル画像情報９０を生成し、これを光ディスクに保存する。例文帳に追加

After iteratively performing such processing, a plurality of thumbnail image information blocks 91 stored in the semiconductor memory are coupled to generate thumbnail image information 90, and stored on the optical disk. - 特許庁

導波路ホログラムメモリでは、導波モードの光波が、データによって凹凸の間隔等が制御された凹凸構造と結合してデータを含んだ放射モードに変換され、データの読出しを行う。例文帳に追加

In a waveguide hologram memory, light waves of a guided mode are combined with the rugged structure having controlled spacing of recesses and projections by data and converted into a radiation mode including the data to read out the data. - 特許庁

システムは、通信するようメモリに結合され、特定のトレーディング商品と関連付けられた第２の注文を受け取るよう動作可能なプロセッサを更に備える。例文帳に追加

The system communicatively coupled to the memory, and further includes a processor operable to receive the second order correlated with the specified trading article. - 特許庁

複数のプロセッサをリング結合したクラスタでパルス内信号処理およびパルス間信号処理を効率的にパイプライン並列処理することにより、演算量とメモリ容量を減らすことができる。例文帳に追加

The apparatus enables to decrease operation amount and memory capacity by applying pipeline parallel processing efficiently to pulse inner signal processing and signal processing between pulses via a cluster combining in a ring a plurality of processors. - 特許庁

本発明は、制御入力部と、スイッチと、制御入力部をスイッチに電気的に結合する線形コンデンサを有する電圧転送構造とを備えたメモリ回路を提供する。例文帳に追加

A memory circuit includes a control input part, a switch, and a voltage transfer structure having a linear capacitor for electrically coupling the control input part with the switch. - 特許庁

歌詞の音声のうち促音や結合音等の特殊音声の波形データを割愛して波形メモリの容量を節減し、コストの低減や小型化を図る。例文帳に追加

To reduce a cost and to miniaturize a processor by omitting the waveform data of a special voice of a chocked sound and a combination tone, etc., among the voices of a text and saving wave form memory capacity. - 特許庁

メモリセル間の容量結合を低減して浮遊ゲート間干渉を抑制することができる不揮発性半導体記憶装置及びその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device in which interference between floating gates can be suppressed by reducing capacitive coupling between memory cells, and a method of manufacturing the same. - 特許庁

複数のスキャンチェーン間でデータを交換するために可変量の余分の記憶メモリを追加することの可能性を伴って複数のスキャンチェーンを結合する、有効かつ効率的な解決策を提供すること。例文帳に追加

To provide an effective and efficient solution in which a plurality of scan chains are coupled with the possibility that an extra storage memory of variable capacity is added to exchange data among the plurality of scan chains. - 特許庁

メモリセルを構成するゲート電極をフローティング状態とし、隣接する他のゲート電極の電位を変化させ、この変化と容量結合比によりゲート電極の電位を減圧する。例文帳に追加

A gate electrode configuring a memory cell is turned into a floating state and a potential of other gate electrode adjacent thereto is changed, the potential of the gate electrode is reduced by this change and a capacitive coupling ratio. - 特許庁

前記パーソナルコンピュータＹ１は前記イーサーネットＮから受信した前記第１部分画像情報と前記ＵＳＢメモリから読み取った前記第２部分画像情報とを結合する。例文帳に追加

The personal computer Y1 combines the first partial image information received from the Ethernet N and the second partial image information read out from the USB memory. - 特許庁

エラーモジュールへ結合されているエラー制御器はエラーモジュールを制御して第二ポートを介してデュアルポートメモリから順番に読取られた各ワードに関してエラーチェック動作を実施する。例文帳に追加

An error controller connected to the error module controls the error module to perform the error check operation with respect to each word successively read from the dual port memory through the second port. - 特許庁