「メモリ結合」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

プログラム実行制御部５０は、呼び出し元オブジェクトが、上記削除されたオブジェクトのロードを要求したとき、共用先のオブジェクトをメインメモリにロードし、呼び出し元のオブジェクトに動的に結合させて使用させる。例文帳に追加

When an access source object requests the loading of the deleted object, a program execution control part 50 loads the shared object to a main memory and dynamically couples the loaded object to the access source object to use it. - 特許庁

不揮発性メモリ素子にプログラムや消去に寄与するＤＣパルスと電荷の再結合や再配置を促進するＡＣ摂動パルスとの複合パルスを印加してプログラムや消去を行う作動方法である。例文帳に追加

This method performs programming and erasing by applying composite pulses of DC pulses contributing to programming or erasing and AC perturbations pulses promoting re-coupling and relocating of charges to a nonvolatile memory element. - 特許庁

ダイ上に形成されたすべての機能し且つ動作上アドレス指定可能なメモリセルが占める領域が結合した総領域は、１４ｍｍ^２より大きくない。例文帳に追加

A total region in which all regions that are occupied by the memory cells capable of all functioning in the die and addressing in the operation is not larger than 14 mm^2. - 特許庁

更に、携帯型ゲーム装置１００は、結合後の遊技データを装置１００に着脱可能なメモリースティック５００にセーブデータとして記録する。例文帳に追加

Furthermore, the portable game device 100 records the combined game data after combination in a memory stick 500 which can be attached to and detached from the device 100 as saved data. - 特許庁

これにより、各ビット線ＢＬ上で、それぞれ、活性化された２つ以上のデータに係る複数のワード線ＷＬに接続された複数のメモリセルＭＬのキャパシタＣの蓄積電荷が結合される。例文帳に追加

As a result, on each bit line BL, the accumulation charge of the capacitor C of a plurality of memory cells ML connected to the plurality of word lines WL regarding at least two activated data is connected each. - 特許庁

インタフェース基板１００は、非標準メモリ素子５０に実装するための第１面、ピン整合回路、ならびにピン整合回路を標準ピン構成に結合するように構成された第２面を有する。例文帳に追加

The substrate 100 has a first surface for mounting the substrate 100 on a nonstandard memory element 50, a pin matching circuit, and a second surface structured so as to connect the matching circuit to the standard pin configuration. - 特許庁

メモリセルの接続されるビット線ＢＬとローカルビット線ＬＢＬの間にスイッチ手段を設け分離結合できるようにし、ＢＬをＶＤＬ／２プリチャージとし、ＬＢＬをＶＤＬプリチャージとする。例文帳に追加

A switch means is provided between memory-cell-connected bit lines BL and local bit lines LBL to allow separation and connection, the BL being VDL/2 precharged, the LBL being VDL precharged. - 特許庁

システムは更に、通信するようメモリに結合され、第３のトレーダ群に関連付けられた反対注文を受け取るよう動作可能なプロセッサを更に備える。例文帳に追加

The system further comprises a processor communicatively coupled to the memory and operable to receive a counter order associated with a third group of traders. - 特許庁

各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。例文帳に追加

The cell units CU0, CU1 have configurations similar to that of a memory cell, and each include a tunnel magnetic resistance element and an access transistor ATR coupled in series between a bit line BL and a ground voltage Vss. - 特許庁

薄膜磁性体メモリ（ＭＲＡＭ）において、そのサイズが変更可能なＲＯＭ領域（２０）とＲＡＭ領域（３０）を設け、それぞれ異なるポート（８，９）に結合し、ポート並列にアクセス可能とする。例文帳に追加

A thin-film magnetic substance memory (MRAM) is provided with an ROM region (20) and an RAM region (30) changeable in size, connected to different ports (8, 9) respectively and accessible in parallel to the ports. - 特許庁

サブワード線の対（ＳＷＬＰ）を同時に選択し、ビット線対（ＢＬ，ＺＢＬ）それぞれにメモリセル（ＭＣ１，ＭＣ２）を結合して、センスアンプ回路（Ｓ／Ａ）によるセンス動作を行なう。例文帳に追加

Pairs of sub-word lines (SWLP) are selected simultaneously, memory cells (MC1, MC2) are coupled to each of pairs of bit lines (BL. ZBL), and sense operation is performed by a sense amplifier circuit (S/A). - 特許庁

この導体路ＷＬｋは第１の端子Ａ１および第２の端子Ａ２を有しており、各端子Ａ１，Ａ２の間で結合ノードｘ１〜ｘ３においてメモリセルＭＣ１〜ＭＣ３と接続されている。例文帳に追加

This conductor line WLk has a 1st terminal A1 and a 2nd terminal A2, and is connected with the memory cells MC1-MC3 at respective connecting nodes x1-x3 between terminals A1, A2. - 特許庁

ケース５の複数の部分を組み合わせた状態で封印部材７を貼付し、ケース５でＲＯＭ３ａとＲＯＭシール４の両方を封印するとともに、メモリモジュール３をコネクタ２ａに結合した状態で封印する。例文帳に追加

A sealing member 7 is stuck with the plurality of portions of the case 5 assembled with each other, so that the case 5 seals the both of the ROM 3a and the ROM seal 4 and seals the memory module 3 with its connected to the connector 2a. - 特許庁

ピークフローティングゲートと制御ゲートとの間の結合比を向上させたピークフローティングゲートを備えるスプリットゲートフラッシュメモリセル及びその製造方法を提供する。例文帳に追加

To provide a split gate flash memory cell equipped with a peak floating gate that is improved in coupling ratio between the peak floating gate and a control gate, and to provide a method of manufacturing the memory cell. - 特許庁

書込対象のメモリセルにおいて、ソース線を所定電圧レベルにプリチャージし、ドレイン線を接地ノードに結合した状態で（ステップＳＰ１）、ワード線に、しきい値ベリファイ電圧を供給する（ステップＳＰ２）。例文帳に追加

In a memory cell of a writing target, a source line is precharged to a predetermined voltage level, and in a state in which a drain line is combined with a grounding node (step SP 1), threshold level verify voltage is supplied to a word line (step SP 2). - 特許庁

メモリに結合されたプロセッサを備える、シンボル・シーケンスを生成するための、赤外線（ＩＲ）信号伝送を実現する装置および方法を提供すること。例文帳に追加

To provide a device which is equipped with a processor connected to a memory and realizes infrared(IR) signal transmission for generating a symbol sequence and its method. - 特許庁

メモリアレイ１１の領域に重ねてコイル２２を配置して、コイル２２によって積層実装されたチップ間の誘導結合による通信を行う電子回路。例文帳に追加

The electronic circuit, in which the coil 22 is disposed being overlapped with a region of a memory array 11, carries out communication by inductive coupling between the stacked and mounted chips by means of the coil 22. - 特許庁

データメモリが該プロセッサへ結合されており且つ大量記憶トランズアクションを通信するインターフェースを具備する大量記憶装置が設けられている。例文帳に追加

A data memory is coupled to the processor and a mass storage device having an interface for communicating mass storage transaction, is provided. - 特許庁

隠し読出し比較回路は、検知回路と書込みドライバとの間に結合され、入力ラッチ内のデータビットとメモリアレイから読み出されたデータアウトとの間の比較に応答してエラーフラグを制御ロジック回路に結合する。例文帳に追加

A concealment and reading comparison circuit is connected between the detection circuit and the writing driver, and connects an error flag to the control logic circuit in response to comparison between a data bit in an input latch and a data out read from the memory array. - 特許庁

さらに、本発明は、書き込みデータに連続するアドレスの有効データを書き込みデータに結合して、その結合データと同じサイズのキャッシュ・ラインにライトするので、ライト動作に伴うシステム・メモリへのキャッシュ・アウト動作を減らすことができる。例文帳に追加

Moreover, as effective data of serial addresses are combined with the write data and a cache line of the same size as the combined data is written in, it is possible to reduce cache-out operation to the system memory accompanying the write operation. - 特許庁

各々が負荷トランジスタおよび駆動トランジスタから構成された２個のインバータを交差結合したメモリセルにおいて、負荷トランジスタおよび駆動トランジスタの各ゲートをポリメタル構造のゲート配線と共通に電気的に結合する。例文帳に追加

In a memory cell in which two inverters constituted of a load transistor and a drive transistor respectively are cross-coupled, each gate of the load transistor and the drive transistor is coupled electrically to a gate wiring of poly-metal structure commonly. - 特許庁

複合機のメモリに充分な記憶容量がなくても、実際の記憶容量に即したデータ量の画像データ群を順次サーバへと供給した後、２以上の画像データ群を結合情報によりファイルとして結合させることができる。例文帳に追加

Even when a memory of a multi function peripheral does not have sufficient storage capacity, image data groups for a data amount responsive to the actual storage capacity are sequentially supplied to a server, and two or more image data groups are then coupled as a file according to the coupling information. - 特許庁

積層された反強磁性層と固定層からなる交換結合膜、それを有する磁気抵抗効果ヘッド、磁気センサおよび磁気メモリにおいて、反強磁性層と固定層間の交換結合エネルギーを増大し、固定層の磁化の安定性を高める。例文帳に追加

To increase an exchange-coupling energy between an antiferromagnetic layer and a fixed layer to improve the stability of magnetization of the fixed layer in an exchange-coupling film including the stacked antiferromagnetic layer and fixed layer, a magneto-resistance effect head, a magnetic sensor and a magnetic memory including the film. - 特許庁

ユーザ所望の画像形成装置１０ＡにＵＳＢメモリ４０を結合させて必要なファイルをこの記憶装置に自動コピーさせ、これをパーソナルコンピュータ３０に結合させてインストーラを起動させることにより、この画像形成装置を即利用可能にする。例文帳に追加

A USB memory 40 is connected to an image forming apparatus 10A which is desired by the user, so as to automatically copy necessary files in this storage device, and then, the storage device is connected to the personal computer 30, then, the installer is started-up, accordingly, the image forming apparatus is usable instantly. - 特許庁

ノード結合装置を、ノード毎に一つ用意して、ノード結合装置のトランザクションコントローラは、各ポートに対応したノード間の分割情報（グループＩＤ、メモリマッピング情報、Ｉ／Ｏマッピング情報）を保持する分割制御レジスタを有するようにする。例文帳に追加

Node coupling devices are prepared one for each node and a transaction controller of the node coupling device is constituted so that it has a division control register for holding pieces of division information (a group ID, memory mapping information, I/O mapping) information between nodes corresponding to the respective ports. - 特許庁

論理チップＬＯＧ上に、メモリチップＭＥＭ＿Ａ，ＭＥＭ＿Ｂを積層し、ＬＯＧとＭＥＭ＿Ａ，ＭＥＭ＿Ｂ間とのコマンド、アドレス、データ等の送受信を誘導結合送信端子群２１１，２１４，２１８，２１９および誘導結合受信端子群２１２，２１３，２１５〜２１７を用いた無線通信によって行う。例文帳に追加

Memory chips MEM_A and MEM_B are laminated on a logic chip LOG, and the transmission and reception of commands, addresses, data etc. between the chip LOG and the memory chips MEM_A and MEM_B are performed by wireless communication using inductive coupling transmission terminal groups 211, 214, 218 and 219, and inductive coupling reception terminal groups 212, 213, 215 to 217. - 特許庁

また、当該システムは、ローカルエリアネットワークに接続されたディジタルセンダも備え、該ディジタルセンダが、ローカルインタフェースに電気結合されたプロセッサと、該ローカルインタフェースに電気結合されたメモリとを有することを特徴としている。例文帳に追加

The system is also provided with a digital sender connected to the local area network and provides the digital sender with a processor electrically connected to a local interface and a memory electrically connected to the local interface. - 特許庁

暗号化オペレーションを実行するシステムは、少なくとも１つのプロセッサー(20)と、プロセッサーに結合したメモリーと、暗号化オペレーションで計算され使用された情報を記憶し検索するため、プロセッサーに結合した記憶部品とを備える。例文帳に追加

The system that executes an encrypted operation is provided with at least one processor (20), a memory coupled with the processor and a storage component that is connected to the processor to store and retrieve information calculated and used by the encrypted operation. - 特許庁

計算機１００−１〜Ｎは、プロセッサ１０１、メモリ１０２、Ｉ／Ｏ装置１０３、ディスク制御機構１０４、計算機結合網アダプタ１３０、ディスク要求処理部１１０がシステムバス１０５に結合し、ディスク１０６−１〜Ｎがディスク制御機構１０４に接続して構成される。例文帳に追加

In the computers 100-1 to N, a processor 101, memory 102, an I/O device 103, a disk control mechanism 104, a computer connecting network adaptor 130 and a disk request processing part 110 are connected to a system bus 105, and disks 106-1 to N are connected to the disk control mechanism 104. - 特許庁

本発明は、転置変換と換字変換によりデータを攪拌する回路であって、データを振り分けるデータ分割手段と、データを換字変換する部分データ換字手段と、データを結合するデータ結合手段と、データの一時的に保持しておくバッファメモリと、を備える。例文帳に追加

The circuit for randomizing the data by transposition conversion and substitution conversion is provided with a data division means for dividing the data, a partial data substitution means for substitute-converting the data, a data combining means for combining the data, and a buffer memory for keeping data temporarily. - 特許庁

本発明は、有機分子が新たな種類の末端基を介してシリコン表面に結合した、詳細にはニトリル基の窒素を介してシリコン表面に、あるいは窒化ケイ素表面に結合した不揮発性メモリ素子に関する。例文帳に追加

The invention relates to a nonvolatile memory device, in which an organic molecule is combined with the front surface of silicon via the end group of a new kind; or in particular, the organic molecules are coupled with the front surface of silicon via nitrogen of nitrile group or the front surface of silicon nitride. - 特許庁

メモリとプロセッサを含む複数のノードを相互結合網によって結合したクラスタ計算機において、共有通信エリアで発生した訂正不可能な障害によってノードダウンするのを防止し、クラスタ計算機の可用性を高める。例文帳に追加

To improve the availability of the cluster computer having plural nodes, including memories and processors, connected by an interconnecting network by preventing a node from being down owing to an uncorrectable fault occurring in a common communication area. - 特許庁

複数のメモリロケーションで、各色成分を蓄積し、蓄積した第２色成分をフィールド−フレーム結合器１１８で１つのフレーム画像に結合し、前記フレーム画像の色の再現及びフォ−マットを色再現プロセッサ１２０で処理する。例文帳に追加

The color components are stored in multiple memory locations, the 2nd color components which are stored are combined by a field frame coupler 118 into one frame image, and a color reproducing processor 120 processes the color reproduction and format of the colors of the frame image. - 特許庁

第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。例文帳に追加

The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR. - 特許庁

命令を実行するためのプロセッサ；および電界プログラマブルフィルムを含むメモリデバイスを含むデータ処理機であって、前記電界プログラマブルフィルムが電気活性部分に結合したポリマーを含み、さらに、前記メモリデバイスがその前記プロセッサと電気および／または光通信しているデータ処理機も本明細書において開示する。例文帳に追加

A data processing machine comprises a processor for performing an instruction; and a memory device comprises the electric field programmable film, wherein the electric field programmable film comprises a polymer bonded to an electroactive moiety, and further wherein the memory device is in electrical and/or optical communication with the processor. - 特許庁

プログラマブル回路がパイプライン加速器の部分であるＦＰＧＡであれば、その加速器と結合されたプロセッサはコンフィギュレーションを表すファームウェアを検索し、そのファームウェアをＦＰＧＡに送信し、次いで該ＦＰＧＡがそのファームウェアを電気的に消去可能でプログラム可能な読み取り専用メモリ（ＥＥＰＲＯＭ）等のメモリに記憶する。例文帳に追加

If the programmable circuit is an FPGA that is part of a pipeline accelerator, a processor coupled to the accelerator retrieves from a firmware that represents the configuration, and sends the firmware to the FPGA, which then stores the firmware into a memory such as an electrically erasable and programmable read-only memory (EEPROM). - 特許庁

プログラムを格納可能なメモリ（１０２）と、上記メモリに格納されているプログラムを実行可能なＣＰＵ（１０１）と、データストリームを伝達可能な符号データ用バスに結合される第１外部端子（ＥＸ＿Ｄ、ＥＸ＿ＣＳ、ＥＸ＿ＷＥ、ＥＸ＿ＯＥ）とを含んで半導体装置（２１０）を形成する。例文帳に追加

A semiconductor device (210) is formed by including a memory (102) which can store a program, a CPU (101) capable of executing a program stored in the memory, and first external terminals (EX_D, EX_CS, EX_WE, and EX_OE) coupled with the bus for coded data that can transmit data stream. - 特許庁

周囲のガス圧を測定するための装置は、ゲージ・アセンブリーにおいて、真空ゲージ１６５と、真空ゲージ１６５に結合された不揮発性メモリ１４０と、計器の故障後に故障の原因を調査できるように、真空ゲージ１６５によって検出された測定データを不揮発性メモリ１４０に保存してエラー事象に応答するマイクロコントローラ３８０と、を有している。例文帳に追加

An apparatus for measuring an ambient gas pressure includes in a gauge assembly: a vacuum gauge 165; nonvolatile memory 140 coupled to the vacuum gauge 165; and a microcontroller 380 which stores measurement data detected by the vacuum gauge 165 into the nonvolatile memory 140 and responds to an error event, to aid after gauge malfunction or failure in investigating the cause of the malfunction or failure. - 特許庁

コヒーレンスコントローラ６４は、モジュール５０の外部のマルチプロセッサモジュール５１、５２、５３のうちの少なくとも１つに結合された外部ポート９９と、マスメモリと、モジュールのキャッシュメモリとの間で一貫性を確保するようになっているキャッシュフィルタディレクトリ８４ＳＦ／ＥＤを含む。例文帳に追加

This coherence controller 64 comprises an external port 99 connected to at least one of the external multi-processor modules 51, 52, and 53 of a module 50 and a cash filter directory 84 SF/ED with a consistency assured between a mass memory and the cash memory of the module. - 特許庁

パケット処理システム１００が、第１の機能を実施するための第１の処理回路１０４−１と、第１の処理回路に結合された、受信パケットを記憶するための第１のメモリ回路１０８−１とを備え、第１のメモリ回路によって記憶されたパケットの少なくとも一部は、第１の処理回路が第１の機能に従って使用可能である。例文帳に追加

A packet processing system 100 comprises a first processing circuitry 104-1 for performing a first function, a first memory circuitry 108-1 for storing received packets, wherein at least a portion of the packets stored by the first memory circuitry are usable by the first processing circuitry in accordance with the first function. - 特許庁

Ｘ方向の位置を示すＸ位置信号と、Ｙ方向の位置を示すＹ位置信号が生成されると、Ｘ位置信号のビット配列を並べ替えて、Ｙ位置信号と結合することにより、メモリへのアクセスアドレス信号を生成し、このアクセスアドレス信号でメモリをアクセスすることで画素信号が取得される。例文帳に追加

When an X position signal indicating a position in the X direction and a Y position signal indicating a position in the Y direction are generated, an access address signal to the memory is generated by changing a bit arrangement of the X position signal and combining the Y position signal, and a pixel signal is acquired by accessing the memory with the access address signal. - 特許庁

構文要素変換部１５は、構文要素におけるタグ名、属性名により、タグ名メモリ１１，属性名メモリ１２を検索し、タグ名、属性名を短縮タグ名、短縮属性名に変換し、出力部１６は変換した構文要素を結合し短縮文書型定義整合文書３として出力する。例文帳に追加

A syntax element conversion part 15 retrieves a tag name memory 11 and an attribute name memory 12 based on a tag name and an attribute name and converts the tag name and the attribute name into an abbreviated tag name and an abbreviated attribute name and an output part 16 combines converted syntax elements and outputs the combined result as an abbreviated document type definition matching document 3. - 特許庁

複数のデータ発生源からの複数の信号が入力されフレーム周期で処理するフレーム処理部２０と、このフレーム処理部２０で処理された結果を保持するメモリ（ＦＩＦＯ）３０と、このＦＩＦＯメモリに保持されている処理内容を順次切り替えることによりフレーム単位で処理した内容を結合する選択（ＳＥＬ）部４０とを備える。例文帳に追加

This circuit is provided with a frame processing part 20 for inputting plural signals from the plural data generating sources and processing them in a frame cycle, a memory (FIFO) 30 for holding the result processed by this frame processing part 20, and a selector (SEL) part 40 for coupling contents processed for the unit of a frame by successively switching processing contents held in this FIFO memory. - 特許庁

その後、メモリカード２は生成した乱数をセッション鍵で暗号化して送信し、ＩＣカード１はセッション鍵で復号した乱数をデータ暗復号鍵と結合した後にセッション鍵で暗号化して送信し、メモリカード２はセッション鍵での復号結果に上記乱数の存在を確認して上記データ暗復号鍵を得る。例文帳に追加

After that, the memory card 2 encrypts a created random number with the session key and transmits the result, the IC card 1 couples the random number decrypted by the session key to a data decryption key and thereafter encrypts the result with the session key and transmits the result, and the memory card 2 confirms the presence of the random number in the decryption result by the session key to obtain the data decryption key. - 特許庁

ＵＳＢメモリ２０を画像形成装置１０のプロセッサ１１に結合させて画像形成装置１０に電源を投入することにより、ＵＳＢメモリ２０に格納されたユーザメニュー表示プログラムが他の必要なプログラムとともに起動されて、１つの画像形成装置１０につき、ユーザ毎に、そのユーザがよく利用する機能が簡単に起動できるようにメニューが表示される。例文帳に追加

An image forming apparatus 10 is turned on by connecting a USB memory 20 to a processor 11 of the image forming apparatus 10, thus starting a user menu display program stored in the USB memory 20 with other required programs, and displaying a menu for each user per image forming apparatus 10. - 特許庁