「メモリ結合」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

選択トランジスタ、およびこの選択トランジスタに結合され、それぞれがゲート絶縁膜中に電荷捕獲回路を有する複数のメモリセルとを含むメモリセルストリングがマトリクス状に配置されたメモリセルアレイと、選択トランジスタが非選択のときに、この非選択な選択トランジスタに結合されるメモリセルのゲートに、所定の電位を供給するバイアス回路１２とを具備することを特徴としている。例文帳に追加

This semiconductor memory is provided with a memory cell array in which memory strings including selection transistors and plural memory cells which are coupled with the transistors and have electric charge catching circuits in gate insulating films respectively are arranged in a matrix shape and a bias circuit 12 which supplies a prescribed potential to gates of memory cells to be coupled with nonselected selection transistors when selection transistors are nonselected. - 特許庁

このデバイスは、メモリを含むＲＦＩＤタグと、ＲＦＩＤタグに結合しているアンテナと、アンテナと並列にＲＦＩＤタグに結合しているプロセッサとを含む。例文帳に追加

The device includes an RFID tag which includes a memory, an antenna coupled to the RFID tag, and a processor coupled to the RFID tag in parallel with the antenna. - 特許庁

選択ゲート制御回路１００は、メモリブロックＭとセンスアンプブロック１０とを選択的に結合状態／非結合状態にするための制御を行なう。例文帳に追加

The selection gate control circuit 100 performs control for making selectively the memory blocks M and the sense amplifier blocks 10 a coupling state non-coupling state. - 特許庁

マイクロコンピュータは、内部バス６８と、前記内部バスに結合されている中央演算部６１と、前記内部バスに結合された不揮発性メモリ６３とを含む。例文帳に追加

A microcomputer includes an inner bus 68, a central arithmetic section 61 connected to the inner bus and a nonvolatile memory 63. - 特許庁

入力画像がフルカラーであっても、処理に必要なメモリ容量を削減し、高速かつ自動的に２以上の画像を結合することができる画像結合装置を提供する。例文帳に追加

To provide an image combining device capable of combining at least two images fast and automatically with the memory volume necessary for the processing reduced even when the input image is full-color. - 特許庁

結合および加重方法は、加重および結合方法を記載している数学的関数がルックアップテーブルの形状において記憶されているメモリ（１５）を使用して実施させることができる。例文帳に追加

The coupling and weighting method can be carried out by using a memory (15) storing mathematic functions describing the weighting and coupling method in a form of a lookup table. - 特許庁

その列は、第1および第2の信号線に結合される導電端子と、複数のワード線のうちの1つに結合される制御端子とを有する不揮発性メモリセルも備える。例文帳に追加

The column also includes a non-volatile memory cell having current carrying terminals coupled to the first and second signal lines and a control terminal coupled to one of the plurality of word-lines. - 特許庁

半導体メモリの階層ビット線構造における階層間の結合容量および隣接配線間の結合容量ノイズを低減することができ、読み出しの高速化、読み出しマージンの向上を図る。例文帳に追加

To provide a semiconductor storage device which can reduce a coupling capacity between layers in a layered bit line structure of a semiconductor memory and coupling capacity noise between adjoining conductors, and which increases reading speed and improves a reading margin. - 特許庁

このシステムは、ストリーミングデータキャッシュメモリ３０と、バス１２と、バス１２に結合されたプロセッサと、バス１２および情報外部ソース、例えば高速通信リンクに結合されたインタフェース回路２０とを備えている。例文帳に追加

The system includes a streaming data cache memory 30, a bus 12, and an interface circuit 20 coupled to the bus 12 and to an external source of information, for example, a high-speed communication link. - 特許庁

算出された任意プローブの結合エネルギーと、判定値メモリに記憶されている標準プローブの結合エネルギーとは、識別情報と共にＬＣＤに出力される。例文帳に追加

The calculated bond energy of the arbitrary probe and the bond energy of a standard probe memorized in a determination value memory are outputted together with identification information to an LCD. - 特許庁

結合部７１は、修正後のマーカ部と、画像メモリ１６に格納された複数の変換済みラインデータを結合して変換済み画像データを作成する。例文帳に追加

A combination part 71 combines a plurality of pieces of converted line data stored in the image memory 16 to prepare converted image data. - 特許庁

メモリ回路１００は、第一導電層、第一導電層に結合される第二導電層、及び、第二導電層に結合される第三導電層を備える。例文帳に追加

The memory circuit 100 includes a first conductive layer, a second conductive layer coupled to the first conductive layer, and a third conductive layer coupled to the second conductive layer. - 特許庁

状態メモリ１０に保持された各条件に従って、メール抽出結合手段６は、抽出条件に合致する電子メールデータを抽出して結合する。例文帳に追加

In this electronic mail display device, electronic mail data matched with an extraction condition are extracted and connected by a mail extracting and connecting means 6 according to each condition held in a state memory 10. - 特許庁

例えばＡＳＩＣチップである第１のチップはキャリアにハンダで結合され、例えばメモリ・チップである第２のチップは第１のチップの上面に固定されかつ複数のワイヤボンド接続部を使用してキャリアに結合される。例文帳に追加

The first chip, e.g. an ASIC chip, is solder bonded to the carrier while the second chip, e.g. a memory chip, is secured to the upper surface of the first chip and coupled to the carrier using a plurality of wirebond connections. - 特許庁

磁気結合された強磁性体と反強磁性体との結合および交換バイアスを使用して２進および多状態の磁気メモリ装置を提供する磁気材料および方法。例文帳に追加

To provide magnetic materials and methods for using ferromagentic and antiferromagnetic coupling and exchange bias for binary and multistage magnetic memory device. - 特許庁

不揮発記憶回路は、各々のメモリセルは複数の第１ビット線の対応する１つの第１ビット線に結合され、２つの第１ビット線の各々は選択回路を介して対応する１つの第１増幅回路に結合される。例文帳に追加

In the nonvolatile storage circuit, each memory cell is coupled with one first bit line corresponding to a plurality of first bit lines, and each of two first bit lines is coupled with one corresponding first amplifier circuit via a selection circuit. - 特許庁

パネル部材と本体樹脂フレームとの結合強度のバラツキを無くし、より安定して強固な結合力を持つとともに、製造コストの削減が可能なＩＣメモリカードおよびその製造方法を提供する。例文帳に追加

To provide an IC memory card, in which the variance of the binding strength of a panel member with a body resin frame is eliminated, the binding force is consistently firm, and the manufacturing cost can be reduced, and to provide a manufacturing method therefor. - 特許庁

汎用プロセッサ２０は、フラッシュ・メモリ２６に結合され、プロセッサ１６及び遠隔アクセス用データ・リンク装置２８に双方向的に結合される。例文帳に追加

A general purpose processor 20 is coupled to a flash memory 26 and coupled to the processor 16 and remote access data link devices 28 in two-way. - 特許庁

そして、画像メモリ１９の結合ジョブテーブル上で結合したジョブファイルの画像データを書き込み処理部１８に出力して、プリンタ部５０で画像形成する。例文帳に追加

The image data of the job file which is connected on the connection job table of a image memory 19 is outputted to a writing processor 18 so as to form the image by the printer 50. - 特許庁

結合状態及び非結合状態にある第一及び第二導電性経路の組合わせが基準シグナチャワードのビット状態を与え、メモリ構成体へのアドレスデータを与え且つ結果的シグナチャワードを発生する。例文帳に追加

A combination of the first and second conductive paths in the connected condition and the non-connected condition gives the bit condition of a standard signature word, and gives an address data to a memory construct and generates a consequential signature word. - 特許庁

書き込み動作において、１つの第１増幅回路に結合されたところの２つの第１ビット線に結合された２つのメモリセルの各々は異なるデータを格納する。例文帳に追加

In a writing operation, each of the two memory cells coupled with the two first bit lines coupled with one first amplifier circuit stores different data. - 特許庁

メモリ・セルの１つを読み取るよう選択する場合、この選択されたセルはその記憶データ状態に関する電流を、それが結合されたその半分のビット線に結合させる。例文帳に追加

When one of the memory cells is selected for reading, it couples a current related to its stored data state to the half bit line that it is coupled to. - 特許庁

他の例では、ＵＳＢメモリ２０に、ユーザメニューレイアウトデータを格納させておき、ＵＳＢメモリ２０をプロセッサ１１に結合させることにより、ＵＳＢメモリ２０に格納されたユーザメニューレイアウトデータに基づきユーザメニュー画面を作成させてこれを前回のユーザメニュー画面と置換させる。例文帳に追加

In other examples, user menu layout data are stored in the USB memory 20, and the USB memory 20 is connected to a processor 11, thus creating a user menu screen based on the user menu layout data stored in the USB memory 20 to replace the user menu screen with a previous one. - 特許庁

パケット処理システム１００はさらに、第２の機能を実施するための少なくとも第２の処理回路１０４−２と、第２の処理回路に結合された、第１のメモリ回路に記憶されるのと同じパケットの少なくとも一部を記憶するための少なくとも第２のメモリ回路１０８−２とを備え、第２のメモリ回路に記憶されたパケットの少なくとも一部は、第２の処理回路が第２の機能に従って使用可能である。例文帳に追加

The packet processing system 100 further comprises at least a second processing circuitry 104-2 for performing a second function, and at least a second memory circuitry 108-2 coupled to the second processing circuitry for storing at least a portion of the same packets stored in the first memory circuitry, wherein at least a portion of the packets stored in the second memory circuitry in accordance with the second function. - 特許庁

また、ＩＣメモリカード１はバッテリーを有さず、前記アンテナパターン４を介して、非接触にＩＣメモリカード１のインデックス情報を、コイル状のアンテナを備えたインデックス情報読み出し装置へ、各々のアンテナが対向するようにＩＣメモリカード１をかざして電磁界結合により送信する。例文帳に追加

Besides, an IC memory card 1 does not have a battery and the index information on the IC memory card 1 is transmitted through the antenna pattern 4 to an index information reader equipped with a coil-shaped antenna without contact by electromagnetic coupling while holding the IC memory card 1 up high so that respective antennas can face mutually. - 特許庁

本発明に係る、印刷装置１０にインストールできる、交換可能なモジュールは、印刷に関係のあるハードウェア１６と、モジュールに永久的に結合されたメモリ３４と、前記メモリを操作するワイヤレス・インタフェース３２を備えている。例文帳に追加

The exchangeable module installable to the printer 10 has hardware 16 having a relation with printing, the memory 34 permanently coupled to the module and a wireless interface 32 for operating this memory. - 特許庁

レーダーシステム１０は、地理的領域を特徴づけるレーダー戻りデータを記憶装置に入れる際、操作可能であるメモリ装置２０、地理的領域と関連した固定境界標識を表す一組の海図データを含むデータベース２８、およびメモリ装置に結合したプロセッサ２２を含む。例文帳に追加

The radar system 10 includes a memory device 20 operable to store radar-return data characterizing geographic regions, a database 28 including a set of chart data representing fixed landmarks associated with the geographic regions, and a processor 22 coupled to the memory device. - 特許庁

本発明は、複数のプロセッサと共有メモリが相互に結合され、各々のプロセッサがキャッシュメモリをローカルに持つマルチプロセッサシステムにおいて、ディレクトリ方式によるキャッシュデータの一貫性を、システムのパフォーマンスを下げることなく、簡易な構成で保証する。例文帳に追加

To guarantee the consistency of cache data based on a directory system in simple configuration without lowering the performance of a multiprocessor system concerning the system in which plural processors and a shared memory are mutually coupled and the respective processors locally have cache memories. - 特許庁

複数ビットのデータバス（ＤＢ１，ＤＢ２）に共通に結合されるメモリブロック（ＢＫ１−ＢＫｎ）それぞれに対応して、置換ＩＯプログラム回路（ＲＩＰ１−ＲＩＰｎ）を設け、かつ所定数のメモリブロックに対し１つの置換列アドレスプログラム回路（ＲＡＰ）を設ける。例文帳に追加

This device is provided with a replacement IO program circuit RIP1-RIPn corresponding to respectively memory blocks BK1-BKn coupling commonly to data buses DB1, DB2 of plural bits and one replacement address program circuit RAP for memory blocks of the prescribed numbers. - 特許庁

メモリと前記メモリに結合され、無線通信装置の報告フォーマットに基づいてチャネル情報フィードバックのタイプを選択するよう構成されたプロセッサとを具備し、前記プロセッサは前記報告フォーマットに対応する指示に基づいて前記タイプを選択するよう構成されている。例文帳に追加

The device is provided with a memory and a processor, which is configured to select a type of channel information feedback based on a reporting format of a wireless communication device, and the processor is configured to select the type based on instructions corresponding to the reporting format. - 特許庁

アダプタ１，２，キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。例文帳に追加

The adapters 1, 2, the cache memory, and the common bus, are duplicated for realizing fallback operation in the case of a fault, and the joint part of each adapter, the cache memory and the common bus can be hot-swapped so that maintenance check and part replacement can be carried out without stopping the system. - 特許庁

コンピューティングデバイス１０５は、コンポーネントに関連付けられているデータを格納するように構成されているメモリデバイス１１０と、コンポーネントに関連付けられたデータを受信する入力チャネルと、メモリデバイスおよび入力チャネルに結合されたプロセッサ１１５を備える。例文帳に追加

A computing device 105 includes a memory device 110 configured to store data associated with a component, an input channel which receives the data associated with the component, and a processor 115 coupled to the memory device and the input channel. - 特許庁

電子制御器２２５は、回路遮断器定格を格納するメモリ２０８と、回路遮断器定格を選択する遮断器定格設定スイッチ２０５と、遮断器定格設定スイッチ及びメモリに適切に作用可能に結合されたマイクロプロセッサ２１２とを備える。例文帳に追加

The electronic controller 225 includes a memory 208 to store circuit breaker ratings, a breaker rating switch 205 to select the circuit breaker ratings, and a microprocessor 212 suitably and applicably coupled to the breaker rating switch and the memory. - 特許庁

メモリカードホルダ１は、パネル２と３とがヒンジ部４によって結合された見開き式のブック型形状を有しており、液晶表示装置５、決定キー６、カーソルキー７、メモリカード８を収納するための凹部をなすホルダ部９を備えている。例文帳に追加

This memory card holder 1 has a spread type notebook shape having panels 2 and 3 connected by a hinge part 4 and is provided with a holder part 9 having a recessed part for storing a liquid crystal display 5, a determination key 6, a cursor key 7, and a memory card 8. - 特許庁

種類や性能が異なる複数のPEを結合した分散メモリ型計算機システム、およびプログラムの実行中に負荷状況が変化する分散メモリ型計算機システムにおいて、データ並列プログラムを実行する際の処理時間を短縮する。例文帳に追加

To shorten processing time to run a data parallel program in distributed memory computer systems to combine more than one PE(processing element) varying with kinds and performance and change in load conditions during running of the program. - 特許庁

ポインタ程度以下の長さの転置リストはポインタ領域301に書き込み、それよりもやや長い転置リストは長さに応じて獲得された連続メモリ領域302に格納し、ある閾値以上に長い転置リストはリスト構造で結合された複数のメモリ領域303に格納する。例文帳に追加

The transposition list whose length is a pointer level or less is written in a pointer area 301, and the transposition list whose length is relatively longer than that is stored in a consecutive memory area 302 acquired according to the length, and the transposition list whose length is a certain threshold or more is stored in a plurality of memory areas 303 connected by a list structure. - 特許庁

画像処理装置１０がメモリ５のデータをコントローラ３により２本のケーブル１および２に分配して転送すると、受信側の画像処理装置２０は、この転送されてきたデータをコントローラ４によって結合させてメモリ６に入れる。例文帳に追加

When the image processor 10 transfers the data of a memory 5 while dividing the data to two cables 1 and 2 by a controller 3, the image processor 20 on a receiving side connects the transferred data by a controller 4 and inputs the data to a memory 6. - 特許庁

不揮発メモリには主稼動していた結合ファシリティ機能部のローカルメモリに構築されたデータ構造で正常に更新を終えたデータ構造と、引継ぎに必要な機構情報、ＣＰＵとの接続情報が転送されて格納される。例文帳に追加

A data structure which is constructed in a local memory of the connection facility functioning part performing the main operation and normally finishes updation, mechanism information that is needed for inheritance and connection information with a CPU are transferred and stored in the memory 500. - 特許庁

ネットワークベースのコンテスト作成のためのシステムは、１つ又はそれ以上のプロセッサとプロセッサに結合されたメモリを含み、メモリは、コンテストマネージャを実施するためにプロセッサによって実行可能なプログラム命令を記憶する。例文帳に追加

A system for network-based context creation includes one or more processors and a memory connected to the processors, and the memory stores program instructions that can be executed by the processors so as to run a context manager. - 特許庁

静止画像に記録に適した容量のメモリを有するカード型ビデオカメラ１と、数分間の動画像を記録可能な容量を有するフラッシュメモリカード６０、カード型表示装置８０等と、これらを電気的に接続する結合ユニット１００とにより画像記録システムが構成される。例文帳に追加

An image recording system is built up with a card type video camera 1 having a memory with a capacity suitable for recording a still image, a flash memory card 60 having a capacity for recording a moving image for several minutes, a card type display device 80 or the like and a coupling unit 100 interconnecting electrically them. - 特許庁

一の列のメモリセル及び対応する列のレジスタが、データ転送バス対ＢＴ１／ＢＮ１・・・ＢＴｍ／ＢＮｍを介して相互に結合されており、一行のメモリセルと対応する一行のレジスタとに同時にデータの書き込みが行われ、或いは、双方の間でデータ転送を行う。例文帳に追加

A memory cell of one column and a register of the corresponding column are mutually connected via data transfer pairs BT1/BN1...BTm/BNm and data are written simultaneously between the memory cells of one row and the registers of the corresponding row or data are transferred between them. - 特許庁

浮遊ゲート及びその両側に位置する一対の制御ゲートによって１個のメモリセルが構成され、隣り合うメモリセルはその間に位置する制御ゲートを共有し、浮遊ゲートとその両側の一対の制御ゲートとの容量結合により浮遊ゲートが駆動される。例文帳に追加

One memory cell is composed of the floating gate and a pair of control gates positioned at both the sides, adjacent memory cells share the control gate positioned between the adjacent memory cells, and the floating gate is driven by the capacitive coupling between the floating gate and the pair of control gates at both the sides. - 特許庁

メモリ制御部は，第２のメモリに格納された複数のマッチドフィルタのデータを結合して単一の連続したデータとして読み出すか個別の独立したデータとして読み出すかパス検出部の出力に応じて切り替えるよう構成する。例文帳に追加

The memory controller combines the data of a plurality of the matched filters stored in the second memory, and switches data according to the output of the pass detector as to whether the data should be read as single and continuous data or as individual and independent data. - 特許庁

選択メモリセル列に隣接する低しきい値電圧のダミーセルを選択し、その選択メモリセルのソース側ローカルビット線（ＳＬＢ０−ＳＬＢ３）をダミーセルを介してグローバルビット線（ＧＢＬｍ１−ＧＢＬ３）に結合する。例文帳に追加

The dummy cells having the low threshold value voltage and located adjacent to a selection memory cell column are selected and source side local bit lines (SLB0 to SLB3) of the selection memory cell are coupled to global bit lines (GBLm1 to GBL3) through the dummy cells. - 特許庁

ポートバッファをメインメモリに密に結合し、メモリ読み出し／書き込みパスの長い区間でポイント間通信を可能とし、特にネットワークスイッチにおいてデータ通信における待ち時間を減らし、それによりルーティングの過密を減らし、かつＦＩＦＯの削除が図れる。例文帳に追加

The port buffer is firmly connected to a main memory, inter-point communication is carried out in the long section of a memory reading/writing path, a wait time for data communication is reduced especially by a network switch, whereby the congestion of routing is reduced, and FIFO is eliminated. - 特許庁