「メモリ結合」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

この磁気結合を使用すると、２進の磁気メモリ装置を安定させ、多状態の磁気メモリ装置を構成することができる。例文帳に追加

By using the magnetic coupling, a binary magnetic memory device is stabilized to construct multistage magnetic memory devices. - 特許庁

中間メモリモジュールがIIEとEIEに結合され、中間メモリモジュールは、複数のキューに従ってネットワークデータを収集する。例文帳に追加

An intermediate memory module is coupled to the IIE and the EIE, where the intermediate memory module aggregates the network data in accordance with the plurality of queues. - 特許庁

第１ゲート・セットは、それぞれが所与のアドレスにある複数のメモリ・ワードを格納するメモリ・セル・アレイに結合される。例文帳に追加

A first gate set is coupled with a memory cell array which stores a plurality of memory words each of which is in the given address. - 特許庁

配布されるタイム・ベース信号は、メモリ・キャッシュ内にあるデータのためにアドレス変換を提供する、メモリ・ディレクトリに結合される。例文帳に追加

A distributed time base signal is combined with a memory directory for providing address translation for data in a memory cache. - 特許庁

各ＤＭＡコントローラは、各メモリバスに結合され、各メモリバスを制御するように構成される。例文帳に追加

The respective DMA controllers are constituted to be coupled to respective memory buses, so as to control the respective control busses. - 特許庁

量子ランダム・アドレス・メモリ装置(30)は、低次元の複数のアドレス・ポート(A,A0-A7)と、複数の磁性ナノ・メモリ素子(40)、アドレス・ポートを高次元の複数の磁性ナノ・メモリ素子に結合するミキサ素子(32)と、複数の磁性ナノ・メモリ素子に結合されたデータ出力部を備える。例文帳に追加

The quantum random address memory device 30 is provided with plural address ports of a low dimension A0-A3 and some ports that reverse them, plural magnetic nano-memory elements 40, a mixer element 32 coupling address ports to plural magnetic nano-memory element of a high dimension, a data output section coupled to plural magnetic nano-memory elements. - 特許庁

１実施形態では、この方法は、メモリ素子(26)に電気的に結合された導体(30,35)を用いてメモリ素子(26)のデータ値を読み出すステップと、メモリ素子(26)に磁気的に結合された書き込み導体(32)を用いてメモリ素子(26)から読み出した値をチップ上の他の場所に伝送するステップを含む。例文帳に追加

The method comprises steps of: using conductors (30 and 35) electrically connected to a memory element (26) to read a data value of the memory element (26); and using write conductors (32) magnetically connected to the memory element (26) to transmit the value read from the memory element (26) to other locations on the chip. - 特許庁

処理システムが、処理回路と、この処理回路に結合されたメモリ回路とを含む。例文帳に追加

A processing system includes a processing circuit and a memory circuit coupled to the processing circuit. - 特許庁

近い方のメモリサブアレイは、内部データ線対を書込／読出回路に結合する。例文帳に追加

The closer memory sub array connects the pair of internal data into to the write/read circuit. - 特許庁

シーケンサ(108)に結合されたコンピュータメモリ(104)は、コンフィギュレーション要素(113)を格納する。例文帳に追加

The computer memory 104 coupled to the sequencer 108 stores the configuration elements 113. - 特許庁

グローバルＤＭＡアクセス用の結合サブシステムメモリバスを有するマルチコアＤＳＰデバイス例文帳に追加

MULTI-CORE DSP DEVICE HAVING COUPLED SUB-SYSTEM MEMORY BUS FOR GLOBAL DMA ACCESS - 特許庁

選択的に結合されたメモリの第１部分は、中央演算処理装置のバスから分離される。例文帳に追加

The selectively coupled first portion of the memory is decoupled from the bus of the central processing unit system. - 特許庁

容量的に結合された強誘電体ランダムアクセスメモリセルおよびその製造方法例文帳に追加

CAPACITIVELY COUPLED FERROELECTRIC RANDOM ACCESS MEMORY CELL AND METHOD FOR MANUFACTURING THE SAME - 特許庁

制御装置はプロセッサと、プロセッサに結合する不揮発性メモリとを含む。例文帳に追加

The control device includes a processor and a nonvolatile memory connected to the processor. - 特許庁

キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。例文帳に追加

The cache memory is coupled to the plural first and second directors. - 特許庁

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。例文帳に追加

The cache memory is coupled with the plural first and second directors. - 特許庁

プロセッサ(102)をメインメモリ(106)に動作可能に結合させるためのキャッシュ(104)が提供された。例文帳に追加

A cache (104) for combining a processor (102) operatively with a main memory (106) is provided. - 特許庁

音響信号プロセッサに結合されるメモリはテンプレートファイルを格納する。例文帳に追加

A memory coupled to the audio signal processor stores the template file. - 特許庁

アドレス変換ロジックはフロントエンドユニットと電子メモリ装置に結合される。例文帳に追加

The address translation logic is coupled to the front end unit and the electronic memory device. - 特許庁

本発明において、ワード線、プレート線及びビット線は、それぞれ前記メモリセルと結合する。例文帳に追加

Word lines, plate lines, and bit lines are connected respectively to the memory cell. - 特許庁

ビット線ＢＬは、メモリセルのトンネル磁気抵抗素子ＴＭＲと電気的に結合される。例文帳に追加

In the nonvolatile memory, each bit line BL is coupled electrically to each tunnel magnetic resistance element TMR of each memory cell. - 特許庁

各メモリセルは選択トランジスタに直列結合したプログラム可能な抵抗要素を包含している。例文帳に追加

Each of the memory cells includes a programmable resistance element connected in series to a selection transistor. - 特許庁

上記ドープされた各半導体ライン２０２は、各メモリセルのロウに結合されている。例文帳に追加

The doped semiconductor line 202 is coupled with a row of memory cells. - 特許庁

交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ例文帳に追加

EXCHANGE COUPLING FILM, MAGNETORESISTIVE EFFECT ELEMENT, MAGNETIC HEAD, AND MAGNETIC RANDOM ACCESS MEMORY - 特許庁

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。例文帳に追加

A cache memory is connected to a plurality of the first and second directors. - 特許庁

キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。例文帳に追加

The cache memory is coupled to the plurality of first and second directors. - 特許庁

該差動増幅器回路の出力は相変化メモリのデータ出力端子へ結合される。例文帳に追加

Output from the differential amplifier circuit is connected to a data output terminal for the phase change memory. - 特許庁

プロセッサは前記メモリシステム及び前記複数の周辺構成要素に結合される。例文帳に追加

A processor is coupled with the memory system and peripheral constitution elements. - 特許庁

キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。例文帳に追加

The cache memory is connected to a plurality of first and second directors. - 特許庁

半導体不揮発性メモリ装置１２０は、制御装置１１０に結合されている。例文帳に追加

A semiconductor nonvolatile memory device 120 is coupled to a control device 110. - 特許庁

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ例文帳に追加

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY - 特許庁

キャッシュメモリが該メモリへ電気的に結合されており且つ動的に選択した使用可能な寸法へ形態特定され、選択した使用可能な寸法を有するピクセルデータの量をメモリ制御器と交換する。例文帳に追加

A cache memory is electrically coupled with the memory, a shape is specified to dynamically selected usable dimension and the quantity of the pixel data having the selected usable dimension is exchanged with the memory controller. - 特許庁

移動環境では、移動装置は、超ワイドバンド（ＵＷＢ）トランシーバに結合された集積回路チップで実施される直接メモリアクセス式の高速メモリ及び記憶装置を有するアタッチ型メモリスティックを含む。例文帳に追加

In a mobile environment, a mobile device comprises an attached memory stick having direct memory access type high speed memory and storage implemented by an integrated circuit chip coupled to an ultrawideband (UWB) transceiver. - 特許庁

また、データ処理素子（１０）と通信するデュアル・バンク・メモリ（３１，３２），ならびにデータ処理素子およびデュアル・バンク・メモリに結合され、データ・バンク・メモリに対する同時リード・アクセスを与える回路も含む。例文帳に追加

Further, dual-bank memories (31 and 32) and a circuit which are coupled with the data processing element and dual-bank memories and allows simultaneous read access to a data bank memory are included. - 特許庁

自己タイミング論理３６とマルチプレクサ３２を組み込んだメモリラッパー２８を使用し、１回アクセス・メモリ・コア３０をメモリラッパーに結合する。例文帳に追加

A one time access memory core 30 is coupled to a memory wrapper using a memory wrapper 28 in which self-timing logic 36 and a multiplexer 32 are incorporated. - 特許庁

関連した１つまたは複数のメモリ・セルを有するメモリ・アレイ・デバイスの制御回路は、１つまたは複数のメモリ・セルに結合された真ビットラインおよび相補ビットラインを含む。例文帳に追加

A control circuit of a memory array device that has one or two related memory cells includes a true bitline connected to one or two memory cells and a complementary bitline. - 特許庁

状態２で、メモリブロックＣの読み出しがあったときに、揮発性メモリ２０４に保管している演算結果に、第２不揮発性メモリ領域２０２に記憶されている特定のデータを結合して電子機器１００に供給する。例文帳に追加

When reading is performed in a memory block C in the state 2, specified data stored in the second non-volatile memory area 202 is connected to a calculated result held in the volatile memory 204 and is supplied to the electronic apparatus 100. - 特許庁

メモリパトロール回路はＣＰＵが接続するバス(ＳＢＵＳ)を介してメモリに接続され、メモリに対して一対一対応の密結合とはされていない。例文帳に追加

The memory patrol circuit is connected to the memory through a bus (SBUS) to which the CPU is connected, and the memory patrol circuit is not closely coupled to the memory by one to one correspondence. - 特許庁

同一ストラップに結合されたメモリセル群を対象とする、選択メモリセルへ所定磁界が印加される前後のそれぞれに実行されるデータ読出結果の比較に基づいて、選択メモリセルから記憶データが読出される。例文帳に追加

Stored data is read from a selection memory cell based on comparison of a data read result performed respectively before and after the prescribed magnetic field is applied to the selection memory cell making memory cell groups coupled to the same strap as an object. - 特許庁

メモリモジュールは、それぞれが、空中伝播データを通信するためにループアンテナに結合されている近傍界インターフェースを有している、積層されたメモリデバイスとメモリコントローラを内蔵している。例文帳に追加

A memory module houses stacked memory devices and a memory controller each having a near-field interface coupled to loop antennas to communicate over-the-air data. - 特許庁

積層されたメモリデバイスとメモリコントローラとの近傍界磁界結合を作り出すために、コイルがメモリデバイス基板上に形成されているか又はプラスチックモールドに鋳込まれている。例文帳に追加

A coil is formed on a memory device substrate or molded into a plastic mold to create near-field magnetic coupling with the stacked memory devices and the memory controller. - 特許庁

メモリアレイ１２、２１に対応して、電源回路１３、２２を設け、メモリアレイ１２と電源回路１３とをスイッチ１５を介して、また、メモリアレイ２１と電源回路２２とをスイッチ２４を介して結合する。例文帳に追加

Power source circuits 13, 22 are provided corresponding to memory arrays 12, 21, the memory array 12 is coupled to the power source circuit 13 through a switch 15, also, the memory array 21 is coupled to the power source circuit 22 through a switch 24. - 特許庁

ＭＮＯＳメモリまたはＭＯＮＯＳメモリ等の不揮発性メモリの電荷蓄積層４としてＳｉ−Ｈ結合密度が１×１０^１９ｃｍ^−３以下の窒化珪素膜を用いることにより、データ保持特性の改善を図る。例文帳に追加

A data holding characteristic is improved by using a silicon nitride film of which Si-H coupling density is ≤1×10^19 cm^-3 as a charge accumulation layer 4 of a non-volatile memory such as an MNOS memory or an MONOS memory. - 特許庁

普通の音声メディアとＩＣメモリを結合し、メディアからＩＣメモリ中に一度音声データを記録した場合、ＩＣメモリだけで「巻き戻し、早送り、再生、再生速度変更」の機能を繰返し実現できる。例文帳に追加

This learning device is so configured as to be able to repeat the features of " rewind, fast forward, playback, and reproducing speed change" only by IC memory when combining an ordinary speech medium with IC memory and once recording the speech data from the medium into the IC memory. - 特許庁

メモリ制御部３は、ＵＰＣ／シェイパー処理部２からのコネクション情報に基づいて、上位管理メモリ４と下位管理メモリ５とからトラヒックパラメータを引き出し、上位ビットと下位ビットとを結合する。例文帳に追加

A memory control section 3 extracts the traffic parameter from the higher-order management memory 4 and the lower-order management memory 5 to connect the higher-order bits and the lower-order bits, on the basis of connection information from a user parameter control(UPC)/shaper processing section 2. - 特許庁