「メモリ結合」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

高速データ伝送装置は、メモリ２８と、メモリに動作的に結合された直接メモリアクセスコントローラ３６と、直接メモリアクセスコントローラに動作的に結合されていて、データストリームをメモリからディスプレイコントローラに伝送するよう構成されたディスプレイコントローラ４０とを有する。例文帳に追加

The apparatus for fast data transfer comprises a memory 28, a direct memory access controller 36 operatively coupled to the memory, and a display controller 40 operatively coupled the direct memory access controller and configured to transfer a data stream from the memory to the display controller. - 特許庁

ＲＦＩＤタグは、アンテナ、該アンテナと結合されたＲＦインタフェース、及び非揮発性メモリを具え、該非揮発性メモリは複数のメモリセルを具え、該メモリセルの少なくとも一つがフローティングゲート、コントロールゲート、及びこの両者間に設置された誘電質を具えている。例文帳に追加

An RFID tag includes an antenna, an RF interface coupled with the antenna and a non-volatile memory including a plurality of memory cells, at least one of the memory cells including a floating gate, a control gate and a dielectric therebetween. - 特許庁

メモリインターフェースを具備する制御器がデータメモリへ結合されており且つ大量記憶インターフェースが大量記憶装置のインターフェースと結合されており且つデータメモリと大量記憶装置との間の大量記憶トランズアクションを実施すべく動作可能である。例文帳に追加

A controller having a memory interface is coupled to the data memory and a mass storage interface coupled to the mass storage device's interface and operable to conduct mass storage transactions between the data memory and the mass storage device. - 特許庁

ホーム・ノードは、ローカル相互接続と、ローカル相互接続とノード相互接続との間に結合されるノード制御装置と、ホーム・システム・メモリと、ローカル相互接続及びホーム・システム・メモリに結合されるメモリ制御装置とを含む。例文帳に追加

The home node includes a local interconnect, a node controller coupled between the local interconnect and the node interconnect, a home system memory, and a memory controller coupled to the local interconnect and the home system memory. - 特許庁

感知回路１０は、メモリ素子、プルアップ回路４４及び多段のプルダウン回路５０と結合するための交差結合型感知回路４８を含む。例文帳に追加

The sensing circuit 10 includes a cross coupling type sensing circuit 48 for connection to a memory element, a pull-up circuit 44, and a multistage pull-down circuit 50. - 特許庁

暗号化機構および保護機構は、データバスを介してＣＰＵに結合され、データバスを介してメモリに結合される。例文帳に追加

The encryption and protection mechanisms are coupled to a CPU by way of a data bus and to the memory by way of a data bus. - 特許庁

ランダム行アクセス式のイメージャ用のフリッカ減少システムは、イメージャに結合されたメモリと、メモリ及びイメージャに結合されたコントローラとを有する。例文帳に追加

A flicker decrease system for the random row access type imager has a memory connected to the imager and a controller connected to the memory and the imager. - 特許庁

本ビデオプロセッサは、第１のメモリに結合された第１のメディア処理装置と、第２のメモリに結合された第２のメディア処理装置とを含む。例文帳に追加

One embodiment of a video processor includes a first media processing device coupled to a first memory and a second media processing device coupled to a second memory. - 特許庁

データメモリ２４における非バイナリデータをデータ結合部１１ｃによって結合し、データ変換部１１ａでバイナリデータに変換してデータメモリ２４に格納する。例文帳に追加

Non-binary data in the data memory 24 are coupled together by a data coupling part 11c and converted by the data conversion part 11a into binary data for storage in the data memory 24. - 特許庁

医用イメージング・システム（１００）は、関心領域（１０８）からの撮像信号を受け取るイメージ・センサ（１０４）と、該イメージ・センサに結合されたメモリ（１１８）と、該メモリ（１１８）に結合されたプロセッサ（１２０）とを含んでいる。例文帳に追加

The medical imaging system (100) includes an image sensor (104) that receives image signals from a region of interest (108), a memory (118) coupled to the image sensor (104), and a processor (120) coupled to the memory (118). - 特許庁

書込み制御部２１と読出し制御部２４により、第１バッファ・メモリ２２と第２バッファ・メモリ２３との一方にフレーム単位で結合データが格納される間、他方から記憶済みの結合データが出力される。例文帳に追加

While one of first and second buffer memories 22, 23 stores the composite data in the unit of frames under the control of a write control section 21 and a read control section 24, the other outputs stored composite data. - 特許庁

ステップ１３０では、画像メモリＡ及び画像メモリＢに記憶されている各第１鳥瞰図画像を結合して結合鳥瞰図画像を作成する。例文帳に追加

Step 130 combines each of the first birds-eye view images stored in an image memory A and an image memory B to prepare a combined birds-eye view image. - 特許庁

キャッシュメモリにおいて、制御回路５は、タグメモリ１の不良列を指定する列アドレス信号ＣＡ０〜ＣＡｎが入力された場合は、たとえばタグメモリ１を非活性化させるとともに切換回路４を制御して、データメモリのスペアデータ入出力端子ＳＤＱ２をタグメモリ１とロジック回路３の間のデータバスＤＢ１に結合させる。例文帳に追加

In a cache memory, when column address signals CA0-CAn specifying a defective column of a tag memory 1 are inputted, a control circuit 5 non-activates the tag memory 1, while controls a switching circuit 4, and couples a spare data input/output terminal SDQ2 of a data memory to a data bus DB1 between the tag memory 1 and a logic circuit 3. - 特許庁

メモリアクセス制御は速度制御入力に結合されてかつ速度制御信号、内部マイクロプロセッサクロックおよび外部メモリクロックに応答して外部メモリ周波数がマイクロプロセッサ周波数と等しいかまたはマイクロプロセッサ周波数の２分の１である場合に外部メモリクロックと同期に外部メモリにアクセスすることを引起こす。例文帳に追加

A memory access control is coupled to the rate control input and is responsive to the rate control signal, an external memory clock, and the external memory clock for causing the microprocessor to access the external memory in synchronism with the external memory clock when the external memory frequency is either equal to the microprocessor frequency or is one-half the microprocessor frequency. - 特許庁

マイクロプロセッサにバス接続された書き換え可能な第１のメモリと、リードライトユニットとの電磁結合により制御される第２のメモリを備え、前記第２のメモリに記憶されたデータを前記第１のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第１のメモリに基づいて前記マイクロプロセッサが動作する。例文帳に追加

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means. - 特許庁

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。例文帳に追加

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided. - 特許庁

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。例文帳に追加

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes. - 特許庁

方向性結合器を別基板とし、メモリコントローラ１０−１とメモリ１０−２〜１０−５間のデータ転送に、４層のマザーボード１とこれに実装された高誘電体材料でできた方向性結合器を有する結合器基板１００を用いる。例文帳に追加

The directional coupler is set as a separate board, and the four-layers motherboard 1 and a coupler board 100 having the directional coupler made of a high dielectric material mounted thereto are used for data transfer between a memory controller 10-1 and memories 10-2 to 10-5. - 特許庁

直列データ結合／伝送部２０４は、直列命令と直列アクセスアドレスとを結合し、書き込みの場合には更に直列データをも結合することにより直列データ結合を生成し、シリアルメモリ２２０へ伝送する。例文帳に追加

A serial data connecting/transferring part 204 connects the serial command and the serial access address, further connects the serial data in writing to generate the serial data connection, and transfers the same to the serial memory 220. - 特許庁

また、この種のメモリ・ホイール３０を組み込んだ時計機構に関し、機械的メモリ・ホイール３０それぞれの近傍において、当該機械的メモリ・ホイール３０の前記支持面４５と接触的な結合の解除が可能な状態で協働するように構成された支持手段を含むことを特徴とする。例文帳に追加

The invention also concerns a timepiece mechanism incorporating at least one memory wheel of this type 30, wherein, in proximity to each mechanical memory wheel 30, it includes support means arranged for cooperating with the support surface 45 of the mechanical memory wheel 30 in a disconnectable manner. - 特許庁

フラッシュメモリと、ＳＤＲＡＭと、フラッシュメモリ及びＳＤＲＡＭの夫々のアクセスを制御し、外部からのストア命令に従って、ＳＤＲＡＭに記憶されるデータをフラッシュメモリに転送するための制御回路とそれに結合された複数の入出力端子を含む。例文帳に追加

The memory module includes the flash memory, the SDRAM, a control circuit for controlling each access of the flash memory and SDRAM, and transferring data stored in the SDRAM to the flash memory according to store instructions from the outside, and a plurality of input/output terminals connected to the control circuit. - 特許庁

コンフィギュレーションメモリアドレス及び関連されるコンフィギュレーションデータは、第一のメモリアドレスのビットサイズ（たとえば３２ビット）よりも大きな第二のメモリアドレスのビットサイズ（たとえば６４ビット）を有するパケットに結合される場合がある。例文帳に追加

In some cases, the configuration memory address and associated configuration data are connected to a packet with a bit size (for example, 64 bit) of a second memory address larger than that (for example, 32 bits) of a first memory address. - 特許庁

１つの活性層に２つのアクセストランジスタを形成して、隣接するメモリセル行であり、かつ隣接するメモリセル列の２つずつのメモリセルに対して共通のコンタクトＣＴを用いて対応するソース線と電気的に結合される。例文帳に追加

While forming the two access transistors in the one active layer, a pair of memory cells belonging to the memory-cell rows and memory-cell columns adjacent to each other are coupled electrically to each corresponding source line by using a common contact CT. - 特許庁

キャッシュメモリとプロセッサが相互に接続されるマルチプロセッサシステムにおいて、その結合手段を介してメインメモリのデータを送受信する単位である転送サイズの制限を受けずに、キャッシュメモリのラインサイズを容易に拡大できるようにする。例文帳に追加

To easily extend the line size of a cache memory without being restricted by transfer size functioning as a unit to transmit/receive the data of a main memory via a coupling means of a multi-processor system in which cache memories are alternately connected with processors. - 特許庁

モード制御ユニット１０７の制御により、通常の動画像を処理する「処理モード」と、すべての内蔵メモリが、論理的に結合され、インタフェースユニット１０６を介して、外部から直接アクセス可能な一つのメモリとして機能する「メモリモード」に設定できる。例文帳に追加

Under control of the mode control unit 107 the information processor can be set in a process mode in which it processes normal animations or a memory mode in which all built-in memories are logically coupled together to function as one memory directly accessible from the outside via the interface unit 106. - 特許庁

データ検索装置であって、アドレス番号出力部から出力された連想メモリアドレス番号を用いて検索用メモリ手段をアドレス指定することによって、結合元要素データ列に対応する結合先要素データ列を、当該検索用メモリ手段から出力することで、連鎖的に、データ構造によって結合され要素データ列を出力するように構成する。例文帳に追加

Concerning this data retrieving device, by designating the address of a memory means for retrieval while using an associated memory address number outputted from an address number output part, a coupling destination element data stream corresponding to a coupling source element data stream is outputted from the relevant memory means for retrieval so that the element data streams coupled in the data structure can be serially outputted. - 特許庁

リングレーザージャイロと光メモリを近接させて配置するか、あるいは光導波路の一部を共有させると、リングレーザージャイロで発振したレーザー光の一部が光メモリに結合する。例文帳に追加

A part of a laser beam oscillated by the ring laser gyro is coupled with the optical memory, by arranging the ring laser gyro close to the optical memory or by communization of a part of the optical waveguide. - 特許庁

隣接するメモリセルゲート電極間に空隙を形成することで結合容量を抑制し、複数のコンタクト同士の短絡を防止しメモリの信頼性を向上する。例文帳に追加

To improve reliability by inhibiting coupling capacitance and preventing a short circuit between a plurality of contacts by forming a gap between neighboring memory cell gate electrodes. - 特許庁

デュアルポートメモリの第二ポートへ結合されているエラーモジュールは、デュアルポートメモリから読取られたワードに関してエラーチェック動作を実施する。例文帳に追加

An error module connected to the second port of the dual port memory performs an error check operation with respect to a word read from the dual port memory. - 特許庁

第１アドレッシングパターン（２０６）および第１タグ（２０８）を記憶するように構成されたエントリ（２２０）を含むメモリファイル（１３２）と、前記メモリファイルに結合される実行コア（１２４）とを含むシステムである。例文帳に追加

This system includes: a memory file 132, which includes an entry 220 configured to store a first addressing pattern 206 and a first tag 208; and an execution core 124 coupled to the memory file. - 特許庁

リモート・ノードは、リモート・システム・メモリに結合される少なくとも１つの処理ユニットを含み、ホーム・ノードは少なくともホーム・システム・メモリを含む。例文帳に追加

The remote node contains at least one processing unit coupled to a remote system memory, and the home node contains at least a home system memory. - 特許庁

複数のメモリ層の各々は、多重化／逆多重化回路(24)に結合され、その回路(24)がメモリモジュールとインターフェース及び制御回路(14)との間の必要な接続の数を更に低減する。例文帳に追加

Each of the plurality of memory layers is coupled to a multiplexing/demultiplexing circuit (24), the circuit (24) further reduces the number of required connections between the memory module and an interface and a control circuit (14). - 特許庁

分散メモリマルチプロセッサシステムが、複数のセルが互いに通信可能に結合され、該複数のセルは全体として複数のプロセッサとキャッシュとメインメモリとセルコントローラとを含む。例文帳に追加

The distributed memory multiprocessor system includes a plurality of cells communicatively coupled to each other and collectively including a plurality of processors, caches, main memories and cell controllers. - 特許庁

後続の画像フレームの連続も、シネループ・メモリ（1050）中の統合画像フレームと結合されて、新しい統合画像フレームが形成され、次いで、メモリ中の古い統合画像フレームを置換し、以後同様である。例文帳に追加

The sequence of the following image frame is coupled with the integrated image frame in the cine-loop memory (1050) to form a new integrated image frame and substitute for the old integrated image frame in the memory, and so forth. - 特許庁

都合のよいことに、メモリアレイは、少なくとも１つのメモリセルの対応する不揮発性記憶素子に動作できるように結合しているパスゲートを使用しないですむように構成されている。例文帳に追加

The memory array is advantageously configured so as to eliminate the need for a pass gate being operatively coupled to a corresponding nonvolatile storage element in the at least one memory cell. - 特許庁

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。例文帳に追加

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21. - 特許庁

ライトボード１２はまた、通常、それらの表示セル５８と結合された複数のメモリ・セル５６と、表示セル５８およびメモリ・セル５６とともに表示面上に配列された複数の第１のレシーバ５２とを含む。例文帳に追加

The light board 12 ordinarily comprises a plurality of memory cells 56 connected with these displaying cells 58, and a plurality of first receivers 52 arranged on the displaying face with the displaying cells 58 and the memory cells 56. - 特許庁

ソース側ローカルビット線がその両端で接地ノードに結合されるため、メモリセルソース抵抗を低減することができまた、メモリセルのソース抵抗のアレイ内位置依存性を低減することができる。例文帳に追加

Since the source side local bit lines are coupled to a ground node at their both ends, the memory cell source resistance is reduced and the in-array positional dependency of the source resistance of the memory cell is reduced. - 特許庁

メモリは、第１のバイポーラトランジスタと、第１のビット線と、上記第１のバイポーラトランジスタのコレクタと上記第１のビット線との間に結合されている第１の抵抗メモリ素子とを備えている。例文帳に追加

The memory includes a first bipolar transistor, a first bit line, and a first resistive memory element coupled between a collector of the first bipolar transistor and the first bit line. - 特許庁

メモリハブは、書込みコマンドがハブに向けられていないときは、ダウンストリームメモリハブに結合されるように適応されたダウンストリーム出力ポート上にコマンドの書込みデータを提供するように第２モードで動作する。例文帳に追加

The memory hub operates in a second mode when the write command is not directed to the hub so as to provide the command write data on a downstream output port adapted to be coupled to a downstream memory hub. - 特許庁

微細化によるメモリセル間の干渉を低減し、かつ、メモリセル間の容量結合比を容易に制御可能な不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device which reduces the interference between memory cells due to microfabrication, and is easily controllable of the capacitive coupling ratio between memory cells. - 特許庁

バスによって制御点プロセッサに結合されたネットワーク・プロセッサ内の物理メモリ区域の割り振りを提供する、ネットワーク処理システムにおけるメモリを管理する方法およびシステムを提供すること。例文帳に追加

To provide a method and a system for managing a memory in a network processing system for providing the allocation of a physical memory section inside a network processor connected to a control point processor by a bus. - 特許庁

これにより、書き込みデータが「１１０」のメモリセルのチャネル電圧、「１０ｘ」のメモリセルのチャネル電圧を、ワード線との容量結合によって所定の書き込み電位にブーストする。例文帳に追加

Thus the channel voltage of a memory cell with a write data '110' and the channel voltage of a memory cell with a write data '10x' are boosted to specified write potentials by the capacitive coupling with word lines. - 特許庁

セルの中を流れる電流の電流値が、メモリーセルのソース・ノードに結合した電流リミッターを通して制御される不揮発性メモリー・セルをプログラムするための方法と装置を提供する。例文帳に追加

To provide a method and a device for programming a non-volatile memory cell of which a current value of a current flowing in a cell is controlled through a current limiter coupled to a source node of a memory cell. - 特許庁

隣接メモリセル間の結合容量による干渉の影響を小さくしてメモリセルの動作マージンを向上させた不揮発性半導体記憶装置及びその製造方法を提供すること。例文帳に追加

To provide a non-volatile semiconductor memory device and the manufacturing method of the same, reduced in the affection of an interference due to a coupling capacity between neighbored memory cells and improved in the operational margin of the memory cell. - 特許庁