「メモリ結合」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

画像レジスタ（２４）は、イメージング装置（２０）と対象物（１２）の理想モデルの基準画像（２９）を含むメモリ（３０）とに結合される。例文帳に追加

An image register 24 is coupled to an imaging device 20 and the memory 30 including the reference image 29 of the ideal model of the object 12. - 特許庁

トランジスタは交差結合型ランダムアクセスメモリセルを形成し、評価の間２つの枝の内容を比較する。例文帳に追加

Transistors form a cross coupling random access memory cell and perform a comparison of contents of the two legs during the evaluation. - 特許庁

アプリケーション・ソフトは、周辺装置１０２に結合されたメモリ・モジュール１０８内に提供される。例文帳に追加

Application software is rendered into a memory module 109 coupled to peripheral equipment 102. - 特許庁

システム・メモリ２２、バス・アービトレータ２４、入力／出力装置２６も、バス２０に結合している。例文帳に追加

A system memory 22, a bus arbitrator 24 and an input/output device 26 are also coupled with the bus 20. - 特許庁

多対多の割り当て問題を高速且つ簡単に実現する結合網およびそれを用いたマルチポートメモリを提供する。例文帳に追加

To provide an interconnection network that quickly and simply addresses a many-to-many assignment problem, and a multiport memory using the same. - 特許庁

また全てのネットワーク結合されている計算機内で共有されたメモリを個々に備え、常に通信を介して更新する。例文帳に追加

The computers are individually provided with memories shared in all the computers connected through the network, and updated always through communication. - 特許庁

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

Wave-pipelining is implemented for an address bus coupled to a plurality of memory components. - 特許庁

スクリーンキャプチャした画像データを結合して、全体画像を拡大して表示するための拡大画像データを作成し、メモリに記録する。例文帳に追加

The screen-captured image data are connected to form enlarged image data for enlarging and displaying the whole image, and this data is recorded in a memory. - 特許庁

装置１０にはと、温度センサー１８とフラッシュメモリ１２とに結合された制御ユニット１６とが設けられている。例文帳に追加

Apparatus 10 comprises control unit 16 combined to heat sensor 18 and flash memory 12. - 特許庁

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

In a method for adjusting memory operation, formation of a wave pipeline is executed on an address bus connected to a plurality of memory components. - 特許庁

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

According to this method, the formation of a wave pipeline is implemented on an address bus joined to a plurality of memory components 116, 117, 118. - 特許庁

静的構成作成手段５１ｂは、解析結果を参照してプロセッサ間の結合やメモリの割り当て等の静的構成を作成する。例文帳に追加

The means 51b refers to the analyzed results and produces a static configuration such as connections between processors and memory allocation. - 特許庁

安全格納装置(34)の外部にある第１電源は、プロセッサーとメモリーと記憶部品とに結合し、これらに電力を供給する。例文帳に追加

A 1st power supply at the outside of a safety storage device (34) is connected to the processor, the memory and the storage component to supply power to them. - 特許庁

メモリクリア転送デバイスが、交差結合ラッチ、第３のビット線、及び第３のプルダウンデバイスに接続される。例文帳に追加

A memory clear transfer device is connected to the cross coupling latch, a third bit line and a third pull-down device. - 特許庁

物理パラメータネットワークからとり出される第１デジタルワード（１２）を、非揮発メモリ素子（１４）に蓄積される第２ワードと結合（１３）する。例文帳に追加

A first digital word (12) derived from a physical parameter network is coupled (13) with a second word stored in a non-volatile memory element (14). - 特許庁

コイル１１１ａ，１２１ａの電磁結合系により、リーダ・ライタ装置１１０からメモリ装置１２０に電力伝送を行う。例文帳に追加

Power is transmitted from the reader-writer 110 to the memory 120 by an electromagnetic coupling system between the coils 111a and 121a. - 特許庁

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。例文帳に追加

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB. - 特許庁

ブロック結合部６は、当該ブロック単位の回転処理後の位置となるようにページメモリ７に書き込む。例文帳に追加

The block connecting part 6 performs writing in a page memory 7, so as to allow a position to be the position after performing the rotation processing of the block unit. - 特許庁

消耗品に取付けのトランスポンダー５４は、消耗品を示す情報を格納できるメモリデバイスに結合される。例文帳に追加

A transponder 54 fixed to a consumable good is combined with a memory device capable of storing information of consumable goods. - 特許庁

プロセッサ１５０は、トランスジューサ１０２、１２０、１３０及びメモリ・コンポーネント１０４の間に結合される。例文帳に追加

A processor 150 is connected between the transducers 102, 120 and 130 and the memory component 104. - 特許庁

複数のトランスジューサ１０２、１２０、１３０の内、ノード１１０のトランスジューサ１０２がメモリ・コンポーネント１０４に結合される。例文帳に追加

A transducer 102 of a node 110 among a plurality of transducers 102, 120, and 130 is connected to a memory component 104. - 特許庁

マイクロコントローラおよびこのマイクロコントローラに結合された外部メモリを含む、電子情報のセキュリティを保障する装置を提供する。例文帳に追加

To provide a device which assures security of electronic information including a microcontroller and an external memory coupled thereto. - 特許庁

非一様メモリ・アクセス（ＮＵＭＡ）コンピュータ・システムは、相互接続手段に結合されたトランザクション・バッファを含む。例文帳に追加

This NUMA computer system 8 is provided with the transaction buffer connected to a mutual connecting means. - 特許庁

浮遊ゲート間の容量結合による特性変動を防止するようにした半導体メモリ集積回路とその製造方法を提供する。例文帳に追加

To provide a semiconductor memory integrated circuit for preventing characteristics changes due to capacitance coupling between floating gates, and to provide a method for manufacturing the same. - 特許庁

センスアクセストランジスタを、センスワード線（ＳＷＬ）に従ってメモリキャパシタをセンスビット線（ＳＢＬ）に結合する。例文帳に追加

The sense access transistor is coupled to a sense word line (SWL) and the memory capacitor is coupled to a sense bit line (SBL). - 特許庁

コンピュータ３２に接続されたトランシーバ５０が、プリント支持層に取付けられ、メモリに一体化結合されたトランスポンダ２２と通信する。例文帳に追加

A transceiver 50 connected to a computer 32 is attached to a print support layer to communicate with a transponder 22 integrally combined with the memory. - 特許庁

サイリスタは、パルスがワード線２６を介して印加されたときに、ユニポーラメモリ素子２１をビット線２２に結合するように構成される。例文帳に追加

The thyristor is constituted so that the unipolar memory element 21 is connected to the bit line 22 when a pulse is impressed through the word line 26. - 特許庁

メモリセルアレイ１は、容量結合型のダミーセルを用い、ビット線対ＢＬ，ｂＢＬは内部電源ＶＢＬＨにプリチャージされる。例文帳に追加

In a memory cell array 1, a pair of bit lines BLbBL is pre- charged to an internal power source VBLH. - 特許庁

ＮＡＮＤ型フラッシュメモリにおいて、容量結合による影響を抑制し、記憶容量を上げつつ書込みスピードを向上させる。例文帳に追加

To improve write speed while suppressing influence due to capacity coupling and increasing memory capacity, in a NAND type flash memory. - 特許庁

制御浮遊ゲート結合係数が大きい不揮発性メモリセル及びその製造方法を提供すること。例文帳に追加

To provide a nonvolatile memory cell having a large control floating gate coupling coefficient and to provide a method for manufacturing the same. - 特許庁

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

A wave-pipelining is implemented for an address bus coupled to a plurality of memory components. - 特許庁

リストアアクセストランジスタは、リストアワード線（ＲＷＬ）上の信号に従ってメモリキャパシタをリストアビット線（ＲＢＬ）に結合する。例文帳に追加

The restore-access transistor couples the memory capacitor to a restore-bit line (RBL) conforming to a signal on a restore-word line (RWL). - 特許庁

本発明の実施形態によれば、複数のメモリ・コンポーネントに結合されたアドレス・バスについて、ウェーブパイプライン化が実施される。例文帳に追加

According to this embodiment, the formation of a wave pipeline is executed on an address bus joined to a plurality of memory components. - 特許庁

本発明のメモリコントローラはアドレス回路に結合したプログラマブル・インターフェース１１４を具備している。例文帳に追加

The memory controller is provided with a programmable interface 114 connected with an address circuit. - 特許庁

処理システム２００は、入力ポートから出力ポートへ自己アドレス指定アップリンクデータ７０６をルーティングするパケットスイッチ６０８と、出力ポートに結合されたメモリ８０４と、メモリ８０４に結合されたダウンリンクスケジューラ８０２とを含む。例文帳に追加

The processing system 200 includes a packet switch 608 that routes self-address designation uplink data 706 from an input port to an output port, a memory 804 that is coupled with an output port, and a downlink scheduler 802 coupled with the memory 804. - 特許庁

メモリセルのアレイを含む集積回路装置はメモリセルに結合可能な複数のセンスアンプを含み、センスアンプの各々はその第１および第２のラッチノードにそれぞれ結合される関連するプルアップおよびプルダウンスイッチング装置を有する。例文帳に追加

The integrated circuit device including an array of memory cells includes a plurality of sense amplifiers couplable to the memory cells with each of the sense amplifiers having associated pull-up and pull-down switching devices respectively coupled to first and second latch nodes thereof. - 特許庁

本発明のマルチポートメモリ１０は、入力ポート１２および出力ポート１３を有する結合網１１と、複数個の出力ポート１３から成る出力部１８を介して結合網１１と接続されたメモリブロック１４とを具備する。例文帳に追加

The multiport memory 10 comprises the interconnection network 11 having input ports 12 and output ports 13, and memory blocks 14 each connected to the interconnection network 11 via an output part 18 comprising a plurality of output ports 13. - 特許庁

主稼動していた結合ファシリティ機能部がメモリ障害によって稼動が不可能な場合に、他の結合ファシリティ機能部に不揮発メモリから正常なデータ構造、機構情報、ＣＰＵとの接続情報を引継いで継続運転を行う。例文帳に追加

When the connection facility functioning part performing the main operation is impossible to operate owing to a memory failure, normal data structure, mechanism information and connection information with the CPU are inherited to the other connection facility functioning part from the nonvolatile memory and a continuous operation is performed. - 特許庁

上記メモリは、第２のビット線と、上記第１のバイポーラトランジスタのエミッタと上記第２のビット線との間に結合されている第２の抵抗メモリ素子と、上記第１のバイポーラトランジスタのベースに結合されているワード線とを備えている。例文帳に追加

The memory includes a second bit line, a second resistive memory element coupled between an emitter of the first bipolar transistor and the second bit line, and a word line coupled to a base of the first bipolar transistor. - 特許庁

メモリセルのアレイを含む集積回路装置はメモリセルに結合可能な複数のセンスアンプを含み、センスアンプの各々はその第１および第２のラッチノードにそれぞれ結合される関連するプルアップおよびプルダウンスイッチング装置を有する。例文帳に追加

An integrated circuit device comprising a memory cell array comprises a plurality of sense amplifiers being able to couple to the memory cells, and each of sense amplifiers has related pull-up and pull-down switching devices coupled to first and second latch nodes respectively. - 特許庁

スキャンコンバータ４３５は、各フレームの第１フィールドでは、メモリ領域４３２ａ，ｃから夫々映像信号を読み出して結合し、各フレームの第２フィールドでは、メモリ領域４３２ｄ，ｂから夫々映像信号を読み出して結合する。例文帳に追加

A scanning converter 435 reads and connects the video signals respectively from the memory areas 432a and 432c in the first field of each frame and reads and connects the video signals respectively from the memory areas 432d and 432b in the second field of each frame. - 特許庁

色成分結合部５は、それぞれのワークメモリ４から回転処理後の色成分ブロックの画像データを読み出してデータフォーマットに結合し、１ブロック単位分の回転処理結果としてブロック結合部６に渡す。例文帳に追加

A color component connecting part 5 reads the image data of the color component block after performing the rotation processing from each work memory 4, connects is to the data format, and gives it to a block connecting part 6 as a rotation processing result for the portion of one block unit. - 特許庁

本発明は、メモリーカードの結合構造に関し、フレームとコネクタとの結合構造を強固にし、組ズレを防止して前後方向の結合を剛性にすることが課題である。例文帳に追加

To provide a connecting structure for a memory card for reinforcing the connecting structure of a frame and a connector to enhance the rigidity of longitudinal connection while preventing slippage in the assembling thereof. - 特許庁

仮想ブロックとして結合される物理ブロックの結合関係を予め設定し、この結合関係に基づいて、仮想ブロックを形成するフラッシュメモリにアクセスする。例文帳に追加

A connection relation of a physical block connected as a virtual block is preset and access is given to a flash memory that forms the virtual block on the basis of the connection relation. - 特許庁

結合ファシリティ装置１００に搭載された主稼動する結合ファシリティ機能部２００、引継ぎ用の結合ファシリティ機能部２１０、不揮発メモリ５００を備える。例文帳に追加

This connection facility device 100 is provided with a connection facility functioning part 200 that performs a main operation, a connection facility functioning part 210 for inheritance and a nonvolatile memory 500. - 特許庁